问题标签 [fpga]

我正在围绕 xilinx fpga 上的 microblaze 微处理器设计一个微控制器。大部分硬件设置已完成。我现在要更新的只是要在 microblaze 上运行的 c 代码。XPS 中有没有办法不必重建整个项目，只需重建 c 代码部分。重建整个项目大约需要 20 分钟 - 如果我不必这样做，那就太好了。谢谢。

我是一位经验丰富的 C#/.NET 开发人员（实际上这都无关紧要，因为 FPGA 就像另一个复杂级别）。虽然我的能力水平不像 C# 那样专家，因为我有时还是会查资料（但不是很经常，虽然我在一些语法/高级概念上遇到了困难），但我的老板做 FPGA 并建议我参与进来（放松自己，我很惊讶我没有气馁，因为我是一名初级开发人员，而且它是一项复杂的技术）。

因此我的问题是，学习 FPGA 的最佳方法是什么？我正在收集书籍等。

我正在研究可扩展的 3D 建模和渲染（理想情况下是在用户等待即时响应的 Windows 应用程序中），并且 CUDA 很受欢迎，但根据我老板的说法，速度没有那么快。

FPGA 是否适合此类项目？

谢谢

Verilog是否有 TAP（测试任何协议）实现？这会很好，因为这样我就可以使用证明来自动检查我的结果。

更新：10/9/09：有人问为什么不使用断言。部分 TAP 给了我一些很好的报告，例如文件数量和测试数量。它还可以与 smolder 一起使用，以报告一段时间内的进度。

2009 年 10 月 12 日：我正在寻找一个最小的实现，在开始和结束时测试数量以及 ok、diag 和 fail 功能。is() 真的很好，但不是必需的。

我在网上看过，讨论/示例似乎是针对传统软件开发的。由于 Verilog 和 VHDL（用于芯片设计，例如 FPGA 和 ASIC）与软件开发 C 和 C++ 相似，因此看起来是有道理的。但是，它们有一些差异，它们基本上是并行的，并且需要硬件来进行全面测试。

你有过哪些好的和坏的经历？您可以在此特定应用程序上建议任何链接吗？

编辑/澄清：2009 年 10 月 28 日：我特别询问 TDD。我熟悉做测试台，包括自检台。我也知道 SystemVerilog 有一些用于测试台的特殊功能。

2009 年 10 月 28 日：暗示的问题包括 1) 为任何功能编写测试，从不使用波形进行模拟和 2) 首先编写测试/测试平台。

2009 年 11 月 29 日：实证研究表明，测试驱动开发提高了他们报告的（软件）TDD 质量“四种产品的预发布缺陷密度（以每千行代码的缺陷数衡量）下降了 40% 到 90%相对于不使用 TDD 的项目。团队管理层主观地报告说，使用 TDD 的团队的初始开发时间增加了 15-35%，尽管团队同意这可以通过降低维护成本来抵消。减少的错误降低了流片的风险，但代价是适度的进度影响。 这也有一些数据。

2009 年 11 月 29 日：我主要做控制和数据路径代码，而不是 DSP 代码。对于 DSP，典型的解决方案包括 Matlab 位精确仿真。

2010 年 3 月 2 日：TDD 的优点是您可以确保测试首先失败。我想这也可以通过断言来完成。

我正在研究一种我正在尝试优化的算法，它基本上有很多小技巧，然后在严格的反馈中添加了一些内容。如果我可以对加法器使用进位保存加法，它真的会帮助我加快速度，但我不确定我是否可以通过加法分配操作。

具体来说，如果我代表：

我可以用 s 和 c 来表示 (a >>> r) 吗？怎么样| b和a&b？

我研究了一个在 Java 环境中编写的机器人模拟器。但是机器人上的一些驱动算法的声纳扫描模拟和计算负担降低了我的模拟器的性能。

所以我决定使用 fpga 模块并将计算负担放在它身上。我有用于此实现的 spartan 3a 开发套件。

有没有人有任何与 PC 上的 java 程序与 fpga 代码通信相关的文档或应用程序示例。

谢谢。

我一直有点想制作自己的微处理器。我读过如何制作自己的微控制器？.

我多次尝试学习一些 Verilog 和 VHDL。但是对于我的生活，我无法理解语言风格。我来自 C/C++/C# 背景，并且在使用 Ruby 进行功能性编程方面（成功地）进行了一些尝试。

任何人都可以推荐一本书或在线资源来从头开始教授 HDL 语言（这样我就可以忘记我的程序性思维方式）

此外，我无法准确了解如何模拟 HDL 程序。没有什么比打印或硬件更重要的了，那么在没有 FPGA 的情况下测试程序的最佳方法是什么（不过我有时会订购其中一个！）。模拟它究竟是如何工作的？

基本上，我只需要有人帮助我了解 HDL 及其仿真。

我一直在研究开发用于高清视频捕获的硬件模块。我是一个新手，所以我环顾四周，发现我需要一个 FPGA 开发板来测试我的设计，然后可以通过 ASIC 或 FPGA 本身来部署它。

我发现人们已经用 Verilog/VHDL 编写了可以直接在我的设计中使用的内核，例如 PCIe 接口模块、DDR3 内存控制器模块等。我只需要将它们以逻辑方式连接并测试我的设计。

我想知道这些 IP 核的许可是如何工作的。在某些供应商网站上，我看到诸如“SignOnce”等术语。一旦我的设计可行并且我想批量生产它，我如何许可核心？

我知道这可能取决于我从中购买内核的特定供应商，但我只是想大致了解一下，例如一些示例等，或者您过去可能做过类似的事情。

谢谢！

我主要从电气工程师那里听到 C 用于 fpga 工作。

C++呢？使用 C++ 有什么缺点吗？我认为 C++ 比 C 更好地服务于硬件编程时所需的并行性，不是吗？

另外，在那之后我还可以使用什么来使 C++ 与硬件兼容？

我是 Verilog 的新手。有人可以推荐一个学习资源、书籍、视频、博客或任何他们有很好的个人经验并帮助他们更快学习的东西吗？

如果有帮助，我有几种高级语言的编程经验，但没有 C 编程经验。

谢谢