问题标签 [fpga]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票
5 回答
819 浏览

fpga - 过时的赛灵思芯片

我的公司正在尝试使用属于 XC3000 系列芯片的过时 xilinx fpga (XC3042A) 构建 pcb。有没有人有将数据编程到芯片上的经验?我正在寻找人们使用过的软件、硬件等。

0 投票
6 回答
15649 浏览

hardware - Spartan-3E 上的随机数生成

我需要在 Spartan-3E FPGA 上为我的遗传算法生成伪随机数,我想在 verilog 中实现它:你能给我任何指示吗?

0 投票
1 回答
2522 浏览

embedded - 为什么 XST 优化了我的寄存器,我该如何阻止它?

我有一个简单的 verilog 程序,它增加一个 32 位计数器,使用 $sformat 将数字转换为 ASCII 字符串,然后使用 FTDI FT245RL 一次将字符串推送到主机 1 个字节。

不幸的是,赛灵思 XST 一直在优化字符串寄存器向量。我尝试过各种初始化和访问例程,但没有成功。我似乎无法关闭优化,而且我在网上找到的所有示例都与我的初始化例程差别不大。我究竟做错了什么?

从环境 /opt/Xilinx/10.1/ISE 中的文件“3s100e.nph”加载应用程序 Rf_Device 的设备。WARNING:Xst:1293 - FF/Latch str_0 在 block 中有一个常数值 0。此 FF/Latch 将在优化过程中被修整。

WARNING:Xst:1896 - 由于其他 FF/Latch 修整,FF/Latch str_1 在 block 中具有恒定值 0。此 FF/Latch 将在优化过程中被修整。

WARNING:Xst:1896 - 由于其他 FF/Latch 修整,FF/Latch str_2 在 block 中具有恒定值 0。此 FF/Latch 将在优化过程中被修整。

0 投票
3 回答
2719 浏览

windows - 直接控制 ATA 命令

我正在做硬盘分析,想知道有没有办法在windows下直接控制ATA硬盘。简而言之,我想做一个像数据包嗅探器这样的东西,但是对于发送到/从硬盘驱动器的 ATA 命令。

之后,我希望能够直接在驱动器上编写 ATA 命令。如果这在 Windows 下是不可能的,那么 Linux 是第二选择。

第三个选择是制作一个在 PC 控制下完成所有这些工作的 FPGA。

关于这是否可以通过标准 API 实现的任何想法?

0 投票
5 回答
1108 浏览

embedded - 是否有供应商在硬件上提供 MSIL / CLR?

我有一组 MSIL / CLR 应用程序(用 C# 编写)。我正在寻找一种将它们刻录到纯硬件平台上的方法。我看到 Altera 有一个名为 NIOS II 的嵌入式处理器,它似乎支持 eCLR(嵌入式公共语言运行时),但它只是一个处理器,而不是我认为的终端市场产品。

任何人都可以推荐一种终端市场产品,该产品可以整合到可以运行 MSIL / CLR 应用程序的商品硬件(具有 PCI 和 PCI-E 接口的标准 1-4u 机架安装系统)中。如果没有什么同样有用的知识。

0 投票
4 回答
16145 浏览

random - 如何在FPGA中生成伪随机数?

如何在FPGA中生成伪随机数?

0 投票
3 回答
1792 浏览

fpga - 计算 15 位输入中设置位数的电路

如何构建一个使用 4 输入 LUT(查找表)计算 15 位输入中设置位数的面积有效电路。输出显然是 4 位(计数 0-15)。有人声称可以使用 9 个 LUT。

0 投票
8 回答
1769 浏览

compiler-construction - FPGA 设计是否应该集成到计算机科学课程中?

如果计算机科学是关于算法开发的,因此不仅限于处理器供应商的想象力,而是所有实际可计算的领域。那么,几乎非常适合研究元胞自动机的 FPGA 不应该被认为是学习计算机科学的有效平台。我觉得当前课程薄弱的一个特别感兴趣的领域是并行性,它与编程语言的集成。我认为编译器设计可以从让学生处理 FPGA 的显式并行性的课程中受益。

0 投票
5 回答
4059 浏览

signal-processing - 带有 2.4GHz 射频前端的 SDR 套件?

您知道带有 2.4GHz ISM 频段(2400MHz - 2483.5MHz)收发器的 SDR(软件定义无线电)套件吗?

我需要执行一些软件定义的无线电,包括定制调制。此外,一套套件的价格最高应为 1000 美元。我知道那里有一些非常昂贵的解决方案,但不幸的是,这不是一个选择。

从接收到传输的低延迟也是必要的,因此 GNU Radio + USRP 解决方案不可用。

更新: 我仔细研究了 USRP 解决方案。根据之前使用 USRP + GNU Radio 软件的经验,我最初完全不认为它是这种情况下的解决方案。我这样做是因为我需要实现分组无线电协议,因此我需要在输入和输出之间进行精确的位同步,并且我需要低延迟以允许我在接收到的符号之后以 1000 kBaud 的速率传输下一个符号。

根据经验,我知道 GNU Radio 框架默认使用块流链,TX 和 RX 之间几乎没有同步。因此我怀疑使用 USRP 我可能不得不直接使用 libusrp,并避免使用大多数 GNU Radio 软件。我错了吗?

0 投票
2 回答
715 浏览

reverse-engineering - 如何估计 FPGA 利用率以设计类似内核的工作?

我正在考虑使用一些老一代的 FPGA 来与旧系统连接。因此,我想要一种很好的方法来估算更换 ASIC 需要多少空间,因为它的晶体管数量。

  • Verilog 与 VHDL 是否会影响利用率?(根据我们的一位承包商的说法,它会影响时间,因此似乎很有可能使用。)
  • 不同厂商的零件对它有什么影响?(例如,Actel 的架构与 Xilinx 的架构有很大的不同。我希望在此基础上进行一些“加权”。)