问题标签 [fpga]

这里有没有人用自定义硬件扩展了 LEON3 软核？我正在寻找如何将自定义外设添加到 AMBA AHB 总线的基本示例

我合成了一个小设备来测试 block-ram 推理。

我收到了来自 XST 的消息：

小 RAM 将在 LUT 上实现，以最大限度地提高性能并节省 Block RAM 资源。如果您想强制其在块上实现，请使用 option/constraint ram_style。

但是，我不知道在 ISE（在我的情况下为 11.1）或约束文件中哪里可以找到此选项/约束...

我不想在我的代码中直接使用 VHDL 属性。

有谁知道放在 PCIe 卡上的COM，它有一些闪存、一些 RAM、JTAG 支持（或某种调试支持）、一些输入端口（如 USB），也许支持一些输出（如通过 VGA 或 LVDS），只是喜欢这个板：http ://www.knjn.com/FPGA-PCIe.html但不是用于 FPGA 开发，而是用于微处理器，最好是 x86。

过去也做过类似的事情，但链接已经失效，它应该有足够的文档并且对黑客友好（而且便宜，不超过 100-150 美元）。

我将为主机系统（linux）编写驱动程序，用于系统间通信，但 PCIe 板本身应该是相当独立的（除了 PCIe 卡上的“客户操作系统”的操作系统之外，我还将必须写）。

谢谢

我希望在 FPGA 上实现负载平衡堆栈。

除了这项研究：链接文本，我还没有找到任何可用的东西。

你知道那里有任何 LB 堆栈，专有的还是开源的？

干杯，

路易斯

我正在通过 ModelSim 运行一些 VHDL。每个错误和警告都有自己的错误代码（如下所示：(vcom-1292) Slice range direction "downto" specified in slice with prefix of unknown direction.这只是一个示例消息；我理解它的含义。

我假设 Mentor 列出了所有可能的错误代码，并更详细地描述了它们的含义以及如何避免它们。我在 ModelSim 附带的 PDF 中没有找到这个错误代码，也没有通过 Google 找到它。任何指针任何人？

我想创建一个足够灵活的地址解码器，以便在更改选择器和解码输出信号的位数时使用。

因此，不要使用看起来像这样的静态（固定输入/输出大小）解码器：

有一些更灵活/通用的东西，看起来像这样：

我知道这段代码无效，并且“何时”测试用例必须是常量，并且我不能像这样在 case 语句之间使用 for-generate，但它显示了我所追求的是什么：一个实体足够聪明，可以满足我的需求。

我一直试图为这个问题找到一个优雅的解决方案，但没有取得多大成功，所以，我愿意接受任何建议。

在此先感谢，埃里克

我对 Xilinx ISE 块 ram 推理的稳健性有疑问。

我的机器上没有安装 xilinx ise（今天），但我通常使用专用编码完美地推断块 ram，基本上依赖于：

我的问题是：你能告诉我 ISE 是否会推断出正确的块 ram

甚至更多（在一个包中）：

进而

我知道合成器有时很敏感......

当谈到下面的组装时，FPGA的网表会落在哪里？

是机器码、微码还是电路？

就构成 cpus 的程序层而言。

c > 汇编 > 机器码 > 微码 > 电路

固件落在哪里？是机器码吗？是否所有程序都需要编译成机器代码，还是可以在汇编时停止？

我不知道如何正确使用来自 xilinx 的除数 ip 内核以及我做错了什么。

这是代码简化为问题，我在 ISE 中额外做的就是添加除数核心白衣

CE - 启用
商宽度 17
除数宽度 11
余数有
符号
每个器件 2 个时钟

和带有NET“CLK_50MHZ”定义的ucf文件

我无法摆脱这个错误http://www.xilinx.com/support/answers/13873.htm