问题标签 [fpga]

我正在尝试读取从 FPGA 发送的 python 中的 UDP 包。我在wireshark中看到了包裹，它们看起来还不错。但是，当我使用这个简单的脚本时，Python 没有收到任何东西：

在我一生的大部分时间里，我都在编写 CPU 程序。尽管对于大多数算法来说，CPU / FPGA 上的 big-Oh 运行时间保持不变，但常数却大不相同（例如，大量 CPU 功率被浪费在对数据进行混洗；而对于 FPGA，它通常受计算限制）。

我想了解更多关于这方面的信息——任何人都知道处理以下问题的好书/参考论文/教程：

FPGA 在哪些任务上主导 CPU（就纯速度而言） FPGA 在哪些任务上主导 CPU（就每 jule 的工作量而言）

注意：标记为社区 wiki

许多 VMS、JVM/LLVM/... 都有 JIT——在解释代码时，x86 指令会即时创建并执行。

FPGAS是否有类似的东西？是否有某种方式在运行FPGA 时，我重新配置它？[如果是，请提供项目/论文链接。如果不是，阻止这种情况发生的技术瓶颈是什么？]

谢谢！

对于 FPGAS 编程，是否可以编写自己的布局布线例程？[重点不是我的会更好；关键是我是否有这样做的自由] - 还是布局布线阶段输出到未记录的位文件中，本质上迫使我使用专有工具？

谢谢！

哪种配置管理工具最适合 FPGA 设计，特别是 Xilinx FPGA 使用 VHDL 和 C 编程的嵌入式（microblaze）软件？

我有一个信号，这个信号是一个位向量（Z）。位向量的长度取决于输入 n，它不是固定的。为了找到长度，我必须进行一些计算。我可以在定义变量后定义一个信号吗？当我这样做时，它给了我错误。它工作正常如果我在变量之前保留信号（如下所示）..但我不想要那个.. Z 的长度取决于变量的计算。解决办法是什么 ？

我们知道 FPGA 的输出是数字的，但我们可以使用 vhdl 代码生成纯模拟正弦波。我也可以指定正弦波的频率。

我从我们的硬件设备 (FPGA) 获得大约每秒 20 帧 (500x500 像素) 的速度，我想尽可能快地渲染它们。我们基本上每 50 毫秒获得一个帧缓冲区，如果我的渲染速度太慢 - 好吧......我正在跳过帧。

我的问题是从 C++/CLI 驱动程序渲染到基于 WPF 的应用程序。我知道可以在 WPF 应用程序中托管 DirectX 窗口。最快的解决方案是什么？

有没有办法从已经编程的 FPGA 板上导入代码，在这种情况下，它是 Spartan 3E 板。也就是说，verilog代码已经上传到了，所以我想找个办法把代码接收回电脑里，因为我丢失了副本。我用 Xilinx ISE 上传了代码，但不确定是否可以反过来。

我非常感谢您的投入。

我在 Virtex4 FPGA 中使用 Xilinx Microblaze CPU 内核。我想在我当前的代码中添加一个新的代码部分，但是我的代码将超过它被烧到的闪存的大小。因此，我想将添加的代码刻录到另一个闪存。

我的代码由引导加载程序复制到 RAM，然后跳转到 RAM 并开始定期执行。我打算以相同的方式从第二个闪存复制新代码，与从已使用的闪存复制的代码相邻（在 RAM 中）。

为此，我实际上需要两个单独的 elf 可执行文件，一个用于每个烧录的闪存，并在它们之间进行精确分离，定义每个文件中驻留的例程。应该启用跨文件的例行调用。

我的问题：如何生成这些单独的 elf 文件，每个文件中都有精确的例程规范？有没有办法将一个可执行文件拆分为两个单独的文件？或者是否有另一种解决方案可以生成单独的可执行文件/库文件作为嵌入式系统中单个链接的输出？

谢谢，伊沙