问题标签 [fpga]

对于一个大学的中期项目，我必须设计一个可配置的处理器，用 VHDL 编写代码，然后在 Digilent 的 Spartan 3E FPGA 板上综合它。我是一个初学者，所以你能告诉我一些关于可配置处理器的信息，一些与这个概念相关的想法吗？

我正在开发一种具有大量 3D 图形计算的产品，在很大程度上是最近点和范围搜索。一些硬件优化会很有用。虽然我对此知之甚少，但我的老板（没有软件经验）提倡 FPGA（因为它可以定制），而我们的初级开发人员则提倡 GPGPU 和 CUDA，因为它便宜、热门和开放。虽然我觉得我对这个问题缺乏判断力，但我相信 CUDA 是要走的路，也是因为我担心灵活性，我们的产品仍在强劲发展中。

那么，换个说法，是否有任何理由选择 FPGA？还是有第三种选择？

在设计 FPGA 系统时，如何粗略估计给定任务所需的逻辑块数量？

任何人都对我对这些常见设备的期望有一个粗略的数量级吗？：

• UART
• 具有 CRC32 的数据包解帧器
• 8个微核心

我看过 www.opencores.org，但是，他们并没有为每个项目提供多个门的大小。

在c（嵌入式）中，可以通过定义函数指针表和模块可以加载到的地址范围来实现插件。

这需要链接器指令来分配空间并定义函数表的位置。

HDL / VHDL或Verilog中是否有类似的机制。

我想我在想的是在 FPGA 中定义一个门块以用于我的扩展功能，定义它将连接到的端口，然后能够将逻辑加载到该块中以执行特定操作。

这必须在运行时进行，因为 FPGA 是交付插件的通信系统的一部分。

我正在寻找有关 FPGA 开发的有趣在线资源 - 网站、博客等。我所追求的是有趣的（希望不会太贵）项目的例子，人们可以尝试并从中学习。

我正在尝试通过 VGA 连接器为具有 Altera FPGA 的 VGA 显示器创建通用图形控制器，但我找不到任何好的在线资源来解释显示器使用的标准规范。我找到了所有的引脚描述和一些描述如何创建特定图形控制器的资源，例如这个8 色 480x640 控制器，但我没有找到任何资源描述实际预期的监视器“协议”。

例如，我在任何地方都没有找到信号不同部分之间的确切时序应该是什么——在上面，给出了以微秒为单位的具体时序，但没有给出原因。是否所有部分都应该按照这些设定的比例，或者在行之间的暂停时间方面是否存在一些任意性等等......如果您考虑在代码中实现它，伪代码会是什么样子（并且能够改变分辨率/颜色深度）？

同样，我正在寻找通用控制器的预期“协议”——类似于没有指定监视器类型时操作系统将使用的协议。指向正确方向的指针将不胜感激。

要求的简要说明

（这里有很多好的答案，谢谢大家，如果我能飞，我会更新）。

探测器沿着轨道运行，实时测量几个不同的物理参数（确定性），作为曲线距离的函数。在此过程中，用户可以单击一个按钮来“标记”航点，然后使用 GUI 输入每个航点的详细信息（以人工方式，但在数据采集继续时）。

在此之后，系统对获取的数据执行一系列计算/过滤/修改，同时考虑到为每个航路点输入的约束条件。该过程的输出是一系列校正，也是曲线距离的函数。

该过程的第三部分涉及再次沿着轨道运行，但这次将校正写入校正轨道的物理系统（仍然是曲线距离的函数）。

我目前对您的输入/评论/警告的想法

我想确定的是我是否可以用 PC + FPGA 做到这一点。FPGA 会进行“数据采集”，我会在 PC 上使用 C# 从缓冲区读取数据。航路点信息可以通过 WPF/Winforms 应用程序输入，并存储在数据库/平面文件/任何待处理的“处理”中。

对于处理，我会使用 F#。

FPGA 将用于将信息“写入”回物理机器。

我目前可以预见的一个问题是，处理算法是否需要一个采样频率，这会使要缓冲的数据量太大。这意味着将一些处理卸载到 FPGA - 至少是不需要用户输入的位。不幸的是，唯一的预处理算法是卡尔曼滤波器，根据我的谷歌搜索，很难用 FPGA 实现。

如果您愿意提供任何反馈，我将不胜感激。

更新（此处添加的额外信息）

在卡尔曼滤波器的入口处，我们每 1 毫秒查看一次。但在卡尔曼滤波器的另一边，我们将每 1m 采样一次，在我们所说的速度下，采样速度约为每秒 2 次。

所以我想更精确的问题是：

1. 在 FPGA 上实现卡尔曼滤波器-似乎 有 可能，但我对这两个主题的了解还不够，无法弄清楚它是如何可能的。

2. 我也不确定卡尔曼的 FPGA 实现是否能够每 1ms 循环一次——尽管我想应该没问题。

3. 如果我理解正确的话，FPGA 没有大量的内存。对于该过程的第三部分，我将发送一个（大约）4 x 400 的双精度数组以用作查找表，这可行吗？

4. 此外，两个进程之间的交换（读/写数据）是否意味着每次都重新编程 FPGA，或者是否可以指示在两者之间切换？（也许只是可以并行运行并忽略其中一个）。

5. 我见过的另一个选择是使用Avalda FPGA Developer将 F# 编译为 VHDL ，我想我很快就会尝试。

是否有证书或某些权威机构可以决定软核是否具有容错性？

另一个问题。我已经看到 LEON3-FT 只有在 RTAX Actel FPGA 上实现时才具有辐射耐受性。是对的吗？

对不起，但我对此感到困惑，因为有人谈到空间应用的 LEON3-FT（容错），在哪里说耐辐射更正确？

而且，最后一个问题......是否有人知道另一个软核“耐辐射”（用于太空应用）？

我有一个带 OLED 显示屏的 Avnet ADS-XLX-V4FX-EVL12-G（Virtex4 评估板）。我将 Xilinx EDK 10.1 与 Xilinx Platform Studio 10.1 一起使用，并成功将一些基本应用程序上传到板上（串行通信）。

现在我想使用安装在板上的 OLED 显示器，但我不知道如何开始。我找到了 FX12 的 uCLinux 发行版（http://www.itee.uq.edu.au/~jwilliams/mblaze-uclinux/Downloads/platforms.html#avnet_lx25 ），我尝试按照文档中描述的步骤进行操作。当我尝试将 .img 文件下载到指定地址时，它不起作用。我收到以下错误 MDM Peripheral Not Detected on Hardware。他们说我应该使用 EDK 7.1，但我有 10.1。那会是个问题吗？（我从 10.1 开始使用 xmd.exe）。Xilinx上有一个支持答案（http://www.xilinx.com/support/answers/20060.htm ) 我必须重新编译网表，但无法在 10.1 中打开项目文件。

无论如何，你能给我一个资源，在那里我可以找到一些使用 OLED 的基本示例吗？即使点亮一个像素也可能是一个很好的起点......

目前我正在测试一些 RTL，我正在使用 ncverilog，它非常......非常慢。我听说，如果我们使用某种 FPGA 板，那么事情会更快。是真的吗？