问题标签 [virtex]

我有一个带 OLED 显示屏的 Avnet ADS-XLX-V4FX-EVL12-G（Virtex4 评估板）。我将 Xilinx EDK 10.1 与 Xilinx Platform Studio 10.1 一起使用，并成功将一些基本应用程序上传到板上（串行通信）。

现在我想使用安装在板上的 OLED 显示器，但我不知道如何开始。我找到了 FX12 的 uCLinux 发行版（http://www.itee.uq.edu.au/~jwilliams/mblaze-uclinux/Downloads/platforms.html#avnet_lx25 ），我尝试按照文档中描述的步骤进行操作。当我尝试将 .img 文件下载到指定地址时，它不起作用。我收到以下错误 MDM Peripheral Not Detected on Hardware。他们说我应该使用 EDK 7.1，但我有 10.1。那会是个问题吗？（我从 10.1 开始使用 xmd.exe）。Xilinx上有一个支持答案（http://www.xilinx.com/support/answers/20060.htm ) 我必须重新编译网表，但无法在 10.1 中打开项目文件。

无论如何，你能给我一个资源，在那里我可以找到一些使用 OLED 的基本示例吗？即使点亮一个像素也可能是一个很好的起点......

我需要一个对两个不同信号的边缘做出反应的触发器。像这样的东西：

这样的触发器是否存在，或者我可以使用其他一些技术吗？我需要在 Xilinx Virtex-5 FPGA 上进行综合。谢谢

我正在围绕 xilinx fpga 上的 microblaze 微处理器设计一个微控制器。大部分硬件设置已完成。我现在要更新的只是要在 microblaze 上运行的 c 代码。XPS 中有没有办法不必重建整个项目，只需重建 c 代码部分。重建整个项目大约需要 20 分钟 - 如果我不必这样做，那就太好了。谢谢。

我正在尝试使用 Xilinx 块将边缘过滤器应用于图像，

我使用了 5x5 缓冲区，然后将 5x5filter 连接到它。

但它一直告诉我：

非法周期，此阻止尝试设置非整数倍的系统速率“阻止配置”期间发生错误的周期。

我不明白。

我有一个向量数组，我想使用 ISE 13.4 将它们存储在 Virtex-5 上的 Block RAM 中。它是 32Kb，应该适合 1 个 BRAM，但它都存储在逻辑中。我的系统使用 AMBA APB 总线，所以我检查选择线和启用线。请帮助我理解为什么这段代码不能推断出 BRAM。注意：这是一个更容易理解的虚拟示例，应该可以帮助我处理其他代码。

我ram_style将数组声明为，block但 XST 报告说：WARNING:Xst:3211 - Cannot use block RAM resources for signal <Mram_memory>. Please check that the RAM contents is read synchronously.

问题似乎在于 read_enable 条件，但 Virtex 5 用户指南听起来好像 BRAM 硬块上有一个enable和一个write_enable。我可以一直驱动​​输出，但我不想这样做，那样会浪费功率。还有其他想法吗？

伙计们，我正在开发 virtex 5 板，但我不知道如何编写 I/O 约束。有人可以推荐一些关于写作限制的基本教程。我试过 Xilinx 约束指南，它太长了，初学者很难理解。我想要一些更简单的东西，也很重要。提前致谢

我正在寻找一些可以用来测量功率的简单写法的想法。我只需要它来确保我的功率测量工作正常。我在 Virtex-6 上使用 Xilinx ISE 14.1。我想要一个简单的电路来编写和合成。

到目前为止，我尝试了一个 1K 位的计数器，但这并不是很明显。我尝试了一个 9K 位计数器，但 ISE 在合成它时遇到了麻烦（我让它运行了一个小时才杀死它）。现在我正在尝试实现大型 BRAM 并使其永久启用。

我需要一种方法来限制大向量得到优化，所以我想将所有位异或一起并将单个位输出提供给 LED。对于非常大的向量，有没有一种简单的方法可以做到这一点？

我正在使用带有两个 FPGA 的 Sasebo GII 板：Xilinx Spartan 和 Xilinx Virtex5（并且该板有几个单独的 JTAG 接口用于配置 fpgas）。

我在 Linux 下使用 ISE 14.4，但在配置 Virtex 5 FPGA 时遇到了一些麻烦。（斯巴达没有问题）。

我正在使用“影响”将配置文件发送到 FPGA。一开始 Impact 扫描电路板并发现 Spartan FPGA 没有问题，我可以对其进行配置，但是当我将电缆插入另一个接口并按下 Impact 上的扫描时，它说：

“检测到许多未知设备。按是继续或按否停止。”

如果我按下 NO 选项，那么显然什么也没有发生 :-) 如果我点击 YES 失败，我可以手动添加 Virtex5 FPGA，但它无法将配置文件上传到它（甚至在我尝试时失败）检测设备 ID）。

我已经尝试了板上所有的 JTAG 接口，没有。

使用 SPARTAN FPGA 在同一块板上进行相同的操作，所以我被卡住了。有任何想法吗 ？

我正在为 Breakout Game 的 FPGA 实现项目工作。在这个游戏中，我们必须使用球和桨来打破砖块。一些砖块可能会在与球多次接触时破裂。为此，我使用一个整数数组来表示打破特定砖块所需的命中数。例如 (2,0,1,2) 表示一个砖块需要 2 次击打才能被破坏，然后是一个破碎的砖块，然后是一个需要单次击打才能被破坏的砖块等。

此外，我已经用 VHDL 完成了所有编码，但是为了将结果输出到 VGA 屏幕上，我使用的是 Verilog。

在 VHDL 中，我在包中声明了整数数组的类型，如下所示：

然后在我的球运动控制文件中，我导入了 work.mytypes_pkg.all 然后有：

其中包含游戏中所有砖块的当前状态。这个数组必须传递给我的 Verilog 文件，所有的 VGA 显示生成都必须在该文件中进行。在那里，我试过了

但它给了我错误

“'mainc' 的实体和组件上的端口 'brickout' 的不同类型”

我该如何纠正这个错误并做我想做的事？有没有办法告诉 Verilog 砖也是 int_array 类型的？我还需要在 Verilog 中导入 work.mytypes_pkg.all 吗？

我正在使用 virtex - 5 fpga 板，我是使用 fpga 板的新手，请建议我使用任何类型的材料来提供示例代码，例如在显示器上显示一个简单的名称。