问题标签 [synthesis]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
logic - 在 Verilog 中高效合成 4 对 1 函数
我需要在 Veriog 中实现 4 对 1 功能。输入是 4 位,一个从 0 到 15 的数字。输出是单个位,0 或 1。每个输入给出不同的输出,并且从输入到输出的映射是已知的,但输入和输出本身却不是。我希望 vcs 能够成功优化代码,并让它尽可能短/整洁。到目前为止我的解决方案:
必须声明 c 是丑陋的,我不知道 vcs 是否会识别那里的 K-map。这将与案例陈述或连接范式的赋值一样有效吗?
vhdl - Xilinx 中的“死代码”
我有一些我正在为课程编写的 VHDL 代码。但是,合成工具将 cell3、cell2 和 cell1 识别为“死”代码,并且不会对其进行合成。
我真的不知道发生了什么导致细胞 3、2、1 在合成中被移除;我已经对其进行了 5 次以上的审查,并询问了几个不同的人,但我找不到“为什么”。
不是在寻找解决方案,只是一个指向原因的指针。
silverlight - Silverlight 和音频合成
是否有可能在 Silverlight 应用程序中即时生成声音并播放?即,如果我想播放正弦波,我可以生成一个缓冲区并将其提供给一些媒体 API 吗?
干杯
尼克
audio - 如何重现类似 C64 的声音?
我自己做了一些研究,发现 SID 芯片只有很少的硬件支持合成功能。包括具有四种可能波形(锯齿波、三角波、脉冲、噪声)的三个音频振荡器,以及 ADSR 包络和环形调制器。伴随振荡器同步和环形调制器。另请阅读还有一种播放单个 PCM 声音的方法。
这一切都那么少,但我仍然从我的电视机里听到了很多不同的声音。它们是如何结合起来产生各种各样的音频的?
具体来说,我想知道如何组合这些组件来产生吉他、钢琴或鼓类的音频?另一个有趣的事情是 C64 特有的不同的嗡嗡声和声音。
image-manipulation - 在 2D 图像中“填充”纹理的算法
我记得不久前看到一篇关于一种算法的论文,该算法可以自动、无缝地将纹理从图像的一部分“移植”到图像的另一部分。
该方法大致如下:
您将根据图片中存在的部分建立一个小方块像素(可能是 8X8)的数据库。
然后,您将选择一个空像素(纹理移植的“目标”)进行填充,并在数据库中查找与周围像素最匹配的正方形之一。然后,您将根据您找到的正方形中相应像素的颜色为空像素着色。然后你选择另一个空像素并重复,直到没有剩余的空像素。
当然,这只是一个模糊的描述,因为我找不到任何关于这个算法的参考来刷新我对细节的记忆!任何人都可以帮忙吗?
javascript - 是否可以使用 JavaScript 在浏览器中播放合成声音?
我刚刚在互联网上遇到了一个完全用 JavaScript 编写的任天堂模拟器,但它没有声音。这让我想到:有没有办法在浏览器中使用 JavaScript 合成声音然后播放?如果一般情况下不可能,那么是否有任何 Safari/Opera/FireFox/IE/Etc。使之成为可能的扩展?
我问的不是合成声音的技术,只是播放由浏览器中运行的代码合成的声音的技术。
c# - 如何在 C#/Silverlight 中实现带通滤波器
我将如何在 C# 中实现带通滤波器?我在 Silverlight 中使用自定义 MediaStreamSource 并使用加法合成来产生声音。我的音频流是连续的 int16 短裤流:
...其中“样本”是正弦计算(或其他一些复杂的波形组合)的函数,范围从 short.MinValue 到 short.MaxValue。
我不知道从哪里开始使用带通滤波器。我将如何实施它?
c - 如何在 C 中生成固定波形表?
生成任意长度的有符号浮点数组的最有效方法是什么,该数组包含 C 中正弦波的幅度(表示为从 1 到 -1)?
loops - 如何不在verilog中使用while()循环(用于综合)?
我已经养成了开发大量测试平台并使用 for() 和 while() 循环进行测试的习惯。没关系。问题是我已经把这个习惯带到了编码应该是可合成的电路上。XST 等拒绝合成代码(无需对合成参数进行额外修改),例如:
这是一种糟糕的编码风格,因为对于合成器来说 test_num 是一个值为 2^32 的 int!或将其视为无界参数。无论哪种方式,它都是一个糟糕的编码习惯。但我已经习惯在 C 和测试平台中这样做了。上述代码段的等效代码合成是什么?
谢谢!
verilog - 如何合成在 xilinx 内核生成器中制作的 verilog 内核?
我使用 coregen 开发了一个分频器核心。以下是我尝试在我的设计中使用该分隔符的步骤(不确定它是否完全正确):1)将包装器(core_name.v)、.ngc 文件和 .veo 文件复制到主设计文件夹中 2)在我使用 veo 模板的主 verilog 模块:core_name u1(.a(a_p), .b(b_p), .c(c_p), .d(d_p); 每当我需要在我的主 verilog 模块中使用除法功能时 3) `包括“core_name.v”
当我进行语法检查时,我得到:“core_name.v”第 1 行期待 'endmodule',找到了 'module'
请就在我的 ISE 设计中实例化内核并对其进行综合所需的步骤提供建议。
谢谢你。