问题标签 [synthesis]

我正在尝试一些基本上涉及使用 FPGA 并从温度传感器读取值的代码。

代码如下：

我得到的警告是

write_temp 是一个保存传感器二进制命令的变量。所以本质上，我将通过“dq”双向端口将这些命令发送到传感器。现在，警告指出 write_temp 始终为 0，这意味着我无法指示传感器执行任何操作，因为它始终为 0。

任何人都可以阐明如何克服这个问题吗？非常感激。

我有一个简单的课程

然后我将这些声音存储在向量中

我希望找到一种更有效的方法来访问向量内所有对象的输出总和

它看起来像这样：

（在我的程序中它是 34）

(for) 不起作用，因为我需要在每个对象中同时输出值...

在类内部应该有一种方法来拥有一个全局函数，该函数将在一个函数调用中返回每个创建的对象的输出总和......

我是 oop 的初学者，所以如果解决方案看起来很明显，请原谅我。如果你能指出一个有用的方向，请提前感谢。

编辑：

我有一个以采样率（44100hz）调用的回调。

我有一个语音对象向量（它们输出简单的合成器波形）来形成一个发声和弦，我需要“同时”对每个语音的输出求和。

然后，我以采样率频率将每个样本的总和馈送到我的声卡。

希望这能澄清一点......

是的，我忘记了 += 所以我测试了它，它停止了我的程序形式输出声音。当我用我丑陋的方法做它时，它虽然可以工作......

我知道在 xcode 4.5 中它会自动生成 @synthesize 并且还为变量赋值实现下划线前缀最佳实践（如另一个线程中所述）。我有两个相关的问题，您的帮助将不胜感激：

1. 是否有文档描述了有关 xcode 4.5 的这些详细信息？我没有立即看到它在哪里。你怎么发现这个？

2. 此外，似乎当一个 IBOutlet 被拖放时，通常的“viewDidUnload”实现不再在 xcode 4.4 中生成。我应该自己实施还是发生某些事情使其不再需要？

谢谢！莫

我对Objective C很陌生。（现在两天）。阅读时@synthesize，它似乎与我的理解重叠@property（我以为我理解）......所以，一些细节需要在我的脑海中解决......这让我很烦恼。

如果我对@property和的差异有误，请纠正我@synthesize：

如果您在 中声明 a @property，@interface那么您就是在告诉全世界用户可以期望对该属性使用标准的 getter 和 setter。此外，XCode 将为您制作通用的 getter 和 setter。 ...但是，@property 声明会在多大程度上发生这种情况？（IE 是否意味着“完全”......就像你的看不见的声明@interface，以及你的看不见的代码@interface？

-或者-

是否@property处理您唯一的看不见的代码声明@interface- 而@synthesize处理您部分中看不见的代码实现@implementation？)

我正在为我的一类用结构化 VHDL 编写 ROM。该设计采用 6 位地址并通过 6 到 64 二进制解码器运行它。每个解码器输出启用或禁用由三态反相器组成的单个 6 位字线。每个位的字线位输入要么是“1”，要么是“0”。最重要的是，每个字线都写入相同的输出向量。

当我检查 Xilinx 9.2 中的语法时，它很好，但是当我合成时，我得到了这个错误：

我使用了一个程序来编写解码器 VHDL，因此端口映射太大而无法放在这里（如果需要，可以将其放在 pastebin 上）。字线如下所示：

它使用的 6 个 tribuffers 如下所示：

最后，字线是这样绑起来的：

从错误中可以明显看出，VHDL 对在那条线上有多个驱动程序不满意，但是我无法制作 64 个缓冲区向量并将它们链接在一起来阻止检查。64 层深的 OR 树也不实用。我该怎么做才能让 VHDL 能够接受这个？

更新：我应该澄清一些事情。Xilinx 9.2 是课程的必需品，因为它是免费的，而且我的大学很便宜。唯一的基本门（and,or,not,nand,tristate）可以是行为的，其他一切都必须是结构的。这是我用 C 语言生成 VHDL 的 ROM，因为否则会需要大量输入。

我正在尝试编写一个通用的加法合成 c 程序，该程序将生成一个复杂的正弦曲线，该正弦曲线由一系列任意频率的纯正弦波跟随单个包络创建。输入文件将具有这种性质

我希望我的程序生成一个 WAV 文件，直到最后一个断点，在该断点处，所有正弦波都将以给定的频率生成，缩放到列出的贡献百分比，并加在一起以产生最终的声音

我试图尝试一些 c 编程，但我不是天生的 C 编程，所以这是我到目前为止所做的：

但是，我不确定我是否做对了。关于如何解决此问题并继续进行的任何想法？

我想在 Quartus 板上用 LED 写蛇。它有点像 KITT-Leds，但是当我尝试运行我的程序时，我得到了一个错误。

这给了我一个错误：

错误：无法详细说明用户层次结构“计数器：计数器”

我真的不知道发生了什么事。

我正在尝试实现以下代码：

这在模拟中工作得很好，但在综合中似乎对 next_busy 信号存在某种争用。也就是说，如果busy 不是1（比如前一个周期有一个复位），那么它输出一个x（如果满足输入条件）。但是，如果busy 已经为1（并且满足输入条件），则next_busy 被正确分配为1。所以我只是想知道是否有一种正确的方法来做我想做的事情，这样它也可以在综合中起作用？

我正在编写一个简单的汇编合成器作为一个学习项目，我想实现现代合成器上的一些更高级的功能，即 ADSR 包络和使用正弦波的脉冲宽度调制。目前，我基本上是手动生成样本并将它们推送到音频输出，它有一个样本缓冲区，当缓冲区接近空时它会产生一个中断。

我坚持的是如何生成“连续”波形。目前，我为单个波实例（无论是锯齿波还是脉冲波）生成样本，然后简单地循环该波以生成连续输出。正如您可以想象的那样，这不能很好地扩展到 PWM 和 ADSR 包络。因此，我需要按需生成波形，并对其进行动态调整，例如调制脉冲宽度或音高（例如，用于连奏），但我不知道如何在内存中有效地表示它，以及如何在缓冲区已满时“暂停”波形生成，以及如何在中断出现时“恢复”。

我不是在寻求解决方案，而是在推动正确的思考方向:-)

谢谢！

该构造是否可do <blah> while (0)在系统 verilog 中综合？

我问是因为我有一些复杂的宏，我希望使用这种语法来保护它们。

例如

或者我可以使用类似的verilog构造。Verilog 将是首选，因为它被更多工具使用。