问题标签 [xilinx]

我有一个带 OLED 显示屏的 Avnet ADS-XLX-V4FX-EVL12-G（Virtex4 评估板）。我将 Xilinx EDK 10.1 与 Xilinx Platform Studio 10.1 一起使用，并成功将一些基本应用程序上传到板上（串行通信）。

现在我想使用安装在板上的 OLED 显示器，但我不知道如何开始。我找到了 FX12 的 uCLinux 发行版（http://www.itee.uq.edu.au/~jwilliams/mblaze-uclinux/Downloads/platforms.html#avnet_lx25 ），我尝试按照文档中描述的步骤进行操作。当我尝试将 .img 文件下载到指定地址时，它不起作用。我收到以下错误 MDM Peripheral Not Detected on Hardware。他们说我应该使用 EDK 7.1，但我有 10.1。那会是个问题吗？（我从 10.1 开始使用 xmd.exe）。Xilinx上有一个支持答案（http://www.xilinx.com/support/answers/20060.htm ) 我必须重新编译网表，但无法在 10.1 中打开项目文件。

无论如何，你能给我一个资源，在那里我可以找到一些使用 OLED 的基本示例吗？即使点亮一个像素也可能是一个很好的起点......

我的公司正在尝试使用属于 XC3000 系列芯片的过时 xilinx fpga (XC3042A) 构建 pcb。有没有人有将数据编程到芯片上的经验？我正在寻找人们使用过的软件、硬件等。

我有一个简单的 verilog 程序，它增加一个 32 位计数器，使用 $sformat 将数字转换为 ASCII 字符串，然后使用 FTDI FT245RL 一次将字符串推送到主机 1 个字节。

不幸的是，赛灵思 XST 一直在优化字符串寄存器向量。我尝试过各种初始化和访问例程，但没有成功。我似乎无法关闭优化，而且我在网上找到的所有示例都与我的初始化例程差别不大。我究竟做错了什么？

从环境 /opt/Xilinx/10.1/ISE 中的文件“3s100e.nph”加载应用程序 Rf_Device 的设备。WARNING:Xst:1293 - FF/Latch str_0 在 block 中有一个常数值 0。此 FF/Latch 将在优化过程中被修整。

WARNING:Xst:1896 - 由于其他 FF/Latch 修整，FF/Latch str_1 在 block 中具有恒定值 0。此 FF/Latch 将在优化过程中被修整。

WARNING:Xst:1896 - 由于其他 FF/Latch 修整，FF/Latch str_2 在 block 中具有恒定值 0。此 FF/Latch 将在优化过程中被修整。

我需要一个对两个不同信号的边缘做出反应的触发器。像这样的东西：

这样的触发器是否存在，或者我可以使用其他一些技术吗？我需要在 Xilinx Virtex-5 FPGA 上进行综合。谢谢

我正在围绕 xilinx fpga 上的 microblaze 微处理器设计一个微控制器。大部分硬件设置已完成。我现在要更新的只是要在 microblaze 上运行的 c 代码。XPS 中有没有办法不必重建整个项目，只需重建 c 代码部分。重建整个项目大约需要 20 分钟 - 如果我不必这样做，那就太好了。谢谢。

我正在尝试运行 tftp 服务器的示例代码。在合成我的硬件或编译代码时，我没有收到任何抱怨。但是，当我添加 lwip_init() 语句时，它似乎停止工作（它不输出任何打印语句）。这非常令人沮丧，我不知道是什么原因造成的。有任何想法吗？谢谢

编辑回应维基：

也许你可以解释一些事情，因为你可能是对的。当我在没有 lwip_init() 的情况下编译它时，我得到：

并使用 lwip_init() 我得到：

这要大得多。太糟糕了，它不能对此发出警告

我在 /usr/Xilinx91i/ 下的计算机上安装了 Xilinx91i，但我不知道如何启动它。有人可以帮忙吗？

我有一个用 C 语言编写的用于Xilinx Microblaze内核的应用程序。但是，性能并不是我想要的，所以我正在考虑重写汇编中的一些核心功能。不过，我很难弄清楚如何让 Xilinx Platform Studio 将两者都编译成一个ELF文件。

我该怎么做？

IEEE vhdl语言参考手册只定义了一组有限的标准包。它没有定义标准类型的功能，例如STD_LOGIC。所以没有标准AND2，INV组件/运算符。

Altera 的 MAX+Plus II 似乎不支持 AND2、INV 组件（如果有，请随时纠正我），但 Xilinx Foundation 支持。

为什么 IEEE vhdl 标准库不能成为 C++ 世界中的 STL 之类的东西？

谢谢。

我有一个需要适应不同变体的 vhdl 设计。能够从 makefile 生成配置会很好。用于生成一个项目的 makefile 已准备好并可以正常工作。

我想避免为不同的项目使用不同的非常相似的文件。项目之间的唯一区别是某处的几行，其中一个包含一堆 vhdl 文件（和组件），另一个不需要。

例如，我想避免拥有两个不同的顶级 vhd 文件。相反，我想在顶层文件中使用条件来包含（或不包含）其他 vhdl 文件和组件，具体取决于项目。

你对如何做到这一点有什么建议吗？

我曾尝试使用外部预编译器（gcc），但无法使其工作。此外，我真的不想强迫其他开发人员安装 gcc，或者在 Xilinx IDE 中无法使用 vhdl 文件。

编辑：添加示例

我有两个产品，A 和 B。我想对这两个产品使用相同的文件，使用条件来排除产品 B 的某些部件，生成不同硬件部件的配置，当然还有其他东西。

我想从命令行生成配置： make product_A和make product_B.

如果我generates根据目标在我的 vhdl 中包含/排除代码，那么 xst 需要知道正在构建什么目标。问题是关于如何将当前目标从 makefile 传递给 xst。

在使用 gcc 编译的 C 代码中，我会放入源代码：

，然后在makefile中设置define：