constraints - 为 virtex 5 编写 i/o 约束

Question

伙计们，我正在开发 virtex 5 板，但我不知道如何编写 I/O 约束。有人可以推荐一些关于写作限制的基本教程。我试过 Xilinx 约束指南，它太长了，初学者很难理解。我想要一些更简单的东西，也很重要。提前致谢

Answer 1

您可以做的基本最低要求如下：

NET "INPUT_A" LOC = "E13";

其中 INPUT_A 是顶层网络名称，E13 是您希望将该网络分配到的输出引脚。（NET = 网络名称，LOC = 引脚编号分配）

再进一步，您可以指定 IOSTANDARD，它是信号类型，即 LVCMOS、LVDS 等。如果将其留空，我相信它默认为 LVCMOSxx，其中 xx 是该特定 IO 组的电压。

NET "INPUT_A" LOC = "E13" IOSTANDARD = "LVCMOS33";

还有更多约束，例如将 PERIOD 分配给网络，更具体地说是时钟网络，以允许工具进行时序收敛。