0

我正在尝试使用 Xilinx 块将边缘过滤器应用于图像,

我使用了 5x5 缓冲区,然后将 5x5filter 连接到它。

但它一直告诉我:

非法周期,此阻止尝试设置非整数倍的系统速率“阻止配置”期间发生错误的周期。

我不明白。

4

2 回答 2

0

这意味着其中一个块的采样时间不是模型的次要时间步长的整数倍。检查模型的配置参数和新模块的参数。

我认为这与 Xilinx 模块没有任何关系。

于 2011-11-24T15:21:14.747 回答
0

Xilinx 论坛中发布了类似的此类问题(有解决方案)。通过下面给出的链接:

http://forums.xilinx.com/t5/DSP-Tools/Can-any-1-help-me-regarding-FIR-implementation-in-system/mp/33650#M1463

于 2011-11-24T19:19:17.897 回答