问题标签 [fpga]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票
6 回答
19494 浏览

fpga - 开源现场可编程门阵列 (FPGA) 开发工具

我想学习 FPGA 编程。我听说过所有类型的专有工具的恐怖故事。是否有任何完全开源的工具链可用?

如果没有,我应该如何学习这个?我的背景:熟悉Scheme、C++、汇编和MIPS架构。

0 投票
8 回答
26249 浏览

neural-network - FPGA中的神经网络模拟器?

为了学习 FPGA 编程,我计划在 FPGA 中编写一个简单的神经网络(因为它是大规模并行的;它是 FPGA 实现可能比 CPU 实现更快的少数事情之一)。

虽然我熟悉 C 编程(10 年以上)。我不太确定 FPGA 开发的东西。你能提供一份我应该做什么/学习/购买的指导清单吗?

谢谢!

0 投票
0 回答
2280 浏览

c - 在 FPGA xilinx 上使用 OpenGL ES

我想知道是否可以在 Xilinx 上使用 OpenGl ES 来开发 3D 应用程序。

谢谢!

0 投票
2 回答
964 浏览

fpga - 比较 FPGA 与 ASIC 设计

我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像,现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现进行比较。我听说这样的比较没有意义,因为它有点比较苹果和橘子。但是我听说过 Gate-equivalence 指标,我不能使用它来进行比较吗?

谢谢

0 投票
7 回答
1357 浏览

verilog - verilog modelsim fpga

抱歉,Newbish 的问题。

我正在尝试学习 FPGA 编程。

在我花 1000 美元购买 FPGA 板之前:

如果我只是想学习 Verilog,我可以完全在 Modelsim 中运行它吗?(我意识到有些时间问题只出现在实际芯片中;但是对于学习语法/编码风格/ ...)_

谢谢!

0 投票
2 回答
1951 浏览

verilog - Verilog 代码模拟但未在 FPGA 上按预期运行

我对我的代码进行了行为模拟,它运行良好。结果如预期。当我合成我的代码并将其上传到 spartan 3e FPGA 并尝试使用chipscope 进行分析时,结果甚至与我的预期不相近。我做错了什么? http://pastebin.com/XWMekL7r

0 投票
1 回答
377 浏览

project-management - 具有重大硬件更改的嵌入式项目的开发过程

我对敏捷开发过程有一个好主意,但我不知道如何将其映射到具有重大硬件更改的嵌入式项目。

我将在下面描述我们目前正在做什么(临时方式,尚未定义流程)。更改分为三类,每类使用不同的流程:

  1. 完成硬件更改

    示例:使用不同的视频编解码器 IP

    a) 研究新 IP

    b) RTL/FPGA 仿真

    c) 实现旧接口 - 转到 b)

    d) 等到硬件(流片)准备好

    f) 在真实硬件上测试

  2. 硬件改进

    示例:通过改进底层算法提高图像显示质量

    a) RTL/FPGA 仿真

    b) 等到硬件并在硬件上测试

  3. 微小的变化

    示例:仅更改硬件寄存器映射

    a) 等到硬件并在硬件上测试

令人担忧的是,我们似乎对硬件更改的软件成熟度没有太多控制和信心。这种信心对于项目的成功至关重要,因为启动时间表总是非常紧张,而且客户希望在更新到新版本的硬件时进行无缝更改。

你是如何管理这种硬件变化的?您是否通过硬件抽象层 (HAL) 解决了这个问题?您是否对 HAL 层进行了自动测试?HAL 适用于成熟产品,但可能不适用于快速变化的消费产品。当硬件平台还没有准备好时,你是如何测试的?对于此类更改,您是否有详细记录的流程?

0 投票
6 回答
3756 浏览

verilog - 您应该删除 Verilog 或 VHDL 设计中的所有警告吗?为什么或者为什么不?

在(常规)软件中,我曾在使用 gcc 选项 -Wall 显示所有警告的公司工作。然后他们需要被处理。在 Verilog 或 VHDL 中进行非平凡的 FPGA/ASIC 设计时,通常会有很多警告。我应该担心所有这些吗?你有什么具体的技巧可以推荐吗?我的流程主要针对 FPGA(尤其是 Altera 和 Xilinx),但我假设相同的规则也适用于 ASIC 设计,可能更适用于在构建后无法更改设计。

2010 年 4 月 29 日更新:我最初考虑的是综合和 P&R(Place & Route)警告,但模拟警告也是有效的。

0 投票
3 回答
409 浏览

filter - FPGA滤波器项目

你们对涉及滤波器的 FPGA 项目有什么好的想法吗?我想做一些有趣的事情……不知道是什么。提前谢谢。

0 投票
8 回答
633 浏览

cpu - 寻找微型可编程 FPGA + 机器

我正在寻找 FPGA + 机器。

它应该是入门级定价(例如不超过 200 美元)。

编辑:我想制作一个 ASM 图表并对 FPGA 进行编程,使其像我在图表中指定的那样工作