fpga - 比较 FPGA 与 ASIC 设计

Question

我有一个基本问题。我为一些媒体应用程序制作了一些 FPGA 图像，现在我想在性能和面积方面将我的结果与相同算法的 ASIC 实现进行比较。我听说这样的比较没有意义，因为它有点比较苹果和橘子。但是我听说过 Gate-equivalence 指标，我不能使用它来进行比较吗？

谢谢

Answer 1

正如已经指出的那样，门等效只是一个粗略的猜测，对于确定 ASIC 中的面积来说并不是那么准确。您可以通过多种不同的方式来了解您的设计在 ASIC 中的性能（和成本）。您可能使用 HDL（VHDL 或 Verilog）来实现您的设计。如果您可以使用 Synopsys 的设计编译器 (DC) 等综合工具，则可以将其与提供的 ASIC 供应商库之一一起使用来确定面积。您还可以使用它来生成综合后门级网表，您可以在仿真中使用该网表来确定性能。DC 还将为您提供有关关键路径时序等的信息，这些信息也可用于计算性能。

但是，DC 是一种非常昂贵的产品，您可能使用 FPGA 供应商提供的工具来综合您的 HDL 设计。您可以联系 ASIC 供应商并要求他们分析您的设计以确定尺寸和性能（他们可能会使用 DC——您必须愿意将您的 HDL 交给他们）。他们可能倾向于这样做以赢得您的业务。但正如已经指出的那样，ASIC NRE 非常昂贵，因此除非您拥有大批量产品，否则将您的设计转移到 ASIC 可能没有意义。

Answer 2

门等效指标可能会让您达到一个数量级 - 如果这对您来说足够好？问题是 4 输入 LUT 可以实现单个与门，或表示多个门的复杂 4 输入函数。或者（在赛灵思芯片中）它可以是一个带有 16 位内存的移位寄存器。它的输出端连接了一个触发器（带有伴随的控制信号等......另外几个门）。如果您使用过块存储器或 DSP 块，它们就更难量化了。

当您说要比较性能和面积时，您真的是指“成本”吗？这是一种潜在的产品，已售出数百万台，还是“仅”几万台？ASIC NRE 很大！

您还可以针对成本优化 FPGA 设计，这可能已经足够好，具体取决于您的数量。例如，以传统方式完成的图像处理设计可能比为非常小的 FPGA 使用而设计的设计大 10 倍，具有相似的应用程序性能......如果你知道你在做什么:)