fpga - FPGA 布局布线

Question

对于 FPGAS 编程，是否可以编写自己的布局布线例程？[重点不是我的会更好；关键是我是否有这样做的自由] - 还是布局布线阶段输出到未记录的位文件中，本质上迫使我使用专有工具？

谢谢！

Answer 1

过去在 comp.arch.fpga 上对此进行了一些讨论。结论通常是，除非您想引起 FPGA 公司的强烈法律诉讼，否则您可能不想做这样的事情。位文件格式是 FPGA 公司严密保护的秘密，您可能必须了解文件格式才能做您想做的事。这意味着您需要对格式进行逆向工程，并且（如果您以任何方式公开您的工具）会让您在短时间内提起诉讼。

我要补充一点，可能有中间文件，您可能不会读取或写入位文件本身来做您想做的事情，但这些中间文件也往往没有记录。阅读您的 FPGA 综合工具的 EULA（例如 Xilinx 的 ISE） - 严禁任何类型的逆向工程。似乎我们在这个领域拥有开源替代品的唯一方法是出现开源 FPGA 架构。

Answer 2

我同意 annccodeal，但为了放大一点，在 Xilinx 上，可能有几种方法可以做到这一点。XDL 文件格式允许（或曾经允许）显式布局和布线。此外，应该可以编写 FPGA 编辑器脚本来实现自定义路由。

关于布局，有丰富的基础设施来约束逻辑到基元的技术映射并控制这些基元的布局。例如，LUT_MAP 约束可以控制技术映射，而 LOC 和 RLOC 约束可以确定布局。在实践中，这些让经验丰富的设计师可以很好地控制设计的实现方式，而不需要他们重复几个世纪的软件开发来直接生成比特流。

您可能还会对当前最先进的 FPGA CAD 研究软件（例如VPR ）感兴趣。在我看来，这些都面临着跟上供应商自己的工具的挑战，这些工具必须应对具有可拆分 6-LUT、DSP 块等的现代异构 FPGA。

快乐的黑客。