Verilog是否有 TAP（测试任何协议）实现？这会很好，因为这样我就可以使用证明来自动检查我的结果。
更新：10/9/09：有人问为什么不使用断言。部分 TAP 给了我一些很好的报告，例如文件数量和测试数量。它还可以与 smolder 一起使用，以报告一段时间内的进度。
2009 年 10 月 12 日：我正在寻找一个最小的实现，在开始和结束时测试数量以及 ok、diag 和 fail 功能。is() 真的很好，但不是必需的。
问问题
709 次
1 回答
1
我认为 Verilog 没有本地 TAP 实现。我想说使用 TAP 的全部意义在于添加 TAP 生成器相对简单。如果您打算在 Verilog 中做大量工作，您可能需要自己编写。
也就是说，你看过veripool吗？您可以使用 Verilog::Parser 作为桥梁来生成您可以使用TAP::Parser和Test::Harness使用的 TAP 输出。
于 2009-10-14T04:17:43.703 回答