问题标签 [vlsi]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
verilog - SystemVerilog Case 中的默认语句
我试图了解以下情况：
带有enum_t类型 in case 表达式的 case 语句：
我不确定或不清楚以下内容：
- 没有
default case声明可以result吗？这case_expression是一个enum只有 5 个有效值的值。但是它是3位。那么综合工具将如何评估这个逻辑呢？它会推断闩锁吗？ - 所有案例项目都是互斥的。那么我可以在这里使用
unique关键字来帮助综合工具优化设计吗？
我在合成方面没有太多经验。因此，我将不胜感激任何反馈。谢谢！
verilog - 同源，不同clk频率（多时钟设计）
如何处理来自同一源的时钟的多时钟设计信号？例如，一个时钟域是 25Mhz，另一个是 100Mhz 如何处理从 25Mhz 到 100Mhz 以及从 100Mhz 到 25Hhz 的数据总线？
不想使用 AFIFO 以及任何其他简单的 CDC 方式来处理它？
vhdl - vhdl 中的 index(9) 和 index(9 downto 9) 有什么区别？
以上部分代码给出了以下编译错误；“子程序调用或运算符参数类型不匹配 87”
如果我进行以下修改，它会起作用。
谁能解释一下上述两种实现有什么区别？我正在使用 vhdl-93 标准和 ncvhdl。谢谢
vhdl - AXI4 延迟事务
我只是在寻求建议。我目前有一个集成在 VHDL 中的自定义 IP，它有一个 AXI4 从输入和一个 AXI4 主输出，目前信号直接连接在一起。
我想为 AXI 信号添加可自定义的延迟，这样它们就可以通过 IP 延迟特定的时间，而不是相互连接。
我的问题是；我可以仅通过使用AxVALIDand AxREADY（可能还有RVALID/RREADY和WVALID/ WREADY）信号来延迟通过 IP 读取和写入事务吗？
例如，如果我想要 20 个时钟周期的延迟，我可以等待外部主机断言VALID，然后等待 20 个时钟，然后再让 IP 从机断言READY？这是正确的逻辑吗？
提前感谢您的任何建议。
circuit - 电路中的传播延迟
哪个更适合精确的比例延迟：香料模拟方法或使用 elmores 延迟的计算（RC 延迟建模）
system-verilog - 在 SystemVerilog 中预置区域
在SystemVerilog仿真中，prepone区域是给定时隙中的几个区域之一。这个区域的实际目的是什么？谁能用一个有效的例子来解释这个？
verilog - Verilog中的脉冲计数器
我正在尝试建立一个脉冲，该脉冲在 8 个时钟脉冲时变高，在休息时变低。因此，当使能和时钟为高电平时，脉冲变为高电平，而在 8 个时钟脉冲后变为低电平。我如何在 verilog 中实现和处理这个问题。这是我到目前为止所做的。
但这会抛出错误
错误：C:\altera\14.0\clkgenerator.v(3)：靠近“=”：语法错误，意外'='，期待')'
需要帮忙。
binary - VHDL 计数器返回“X”，未知值
我正在尝试使用实例化组件创建一个 4 位计数器，如下所示。当我模拟时，输出在 0 和 X（未知信号）之间切换。我不确定出了什么问题。仿真，电路图和代码如下所示。
4位模数计数器
位片
结构 VHDL
在这里，我对切片使用了生成命令，但我对其进行了硬编码以消除错误
位片测试台
计数器测试台
当我模拟位片时，输出会正确切换，如下所示。
位片计数器模拟
当我模拟组合计数器以获得四位计数器时，它会在无符号值之间切换，如下所示。我不明白问题是什么。
计数器模拟
2：
我取出了 control.vhd 中的重置，并消除了 uknown 信号，但它的计数不正确。如下所示。
verilog - 如何在系统verilog中将位与字符串连接？
这里 ci.dout 是位，dataout 是字符串。这是我用来使用静态转换将位转换为字符串的代码。但测试结束时 dataout 的输出为 0。我非常感谢帮助。
vlsi - OSX 上 Electric 的 Spice 模拟
我使用 Electric 作为设计系统。我想在 LTSPICE 中模拟设计的电路。我已将 LT Spice 和 Electric (cmosedu) 链接为教程节目 ( http://cmosedu.com/videos/electric/tutorial1/electric_tutorial_1.htm )，但是当我尝试从 Electric 进行模拟时，它不会打开 LT香料。有什么解决办法吗？