问题标签 [vlsi]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票
1 回答
2141 浏览

verilog - 生成 Verilog 代码的触发器数量

如何在不使用任何工具的情况下统计 Verilog 代码中生成或使用的触发器数量?

在此处输入图像描述

0 投票
1 回答
158 浏览

vhdl - 在 VLSI 中编译 VHDL 时出错

我正在我的 VLSI 中创建一个 CPU,从一个寄存器开始:

而且我遇到了语法检查器不会发生的奇怪错误,例如为什么我需要一个进程的“PORT”关键字。

来自 Electric 的完整日志:

我正在使用 Electric VLSI,可在http://www.staticfreesoft.com/index.html获得,以防有人想尝试一下。

0 投票
1 回答
1105 浏览

vhdl - 如何将程序永久存储在 FPGA 中?

我正在使用 FPGA 和 Arduino 进行一个项目,在该项目中我必须显示我的 fpga 设备关闭了多长时间。我正在使用 BASYS3 FPGA 板。一旦我关闭我的 FPGA,程序就会被删除。

0 投票
1 回答
653 浏览

python - Python中的脉动阵列模拟

我正在尝试模拟一个脉动阵列结构——所有这些都是我从这些幻灯片中学到的:http : //web.cecs.pdx.edu/~mperkows/temp/May22/0020.Matrix-multiplication-systolic.pdf——用于 Python 环境中的矩阵乘法。脉动阵列的一个组成部分是 PE 之间的数据流与发生在任何一个节点上的任何乘法或加法并行。我很难推测如何在 Python 中准确地实现这样的并发过程。具体来说,我希望更好地理解一种计算方法,以级联方式将要相乘的矩阵元素馈送到收缩阵列中,同时允许这些元素以并发方式通过阵列传播。

我已经开始在 python 中编写一些代码到多个两个 3 x 3 数组,但最终,我想模拟任何大小的脉动数组以处理任何大小的 a 和 b 矩阵。

上面的代码无法运行,仍然有很多错误。我希望有人能给我指点如何改进代码,或者是否有更简单的方法来模拟具有 Python 中的异步属性的脉动数组的并行过程,所以对于非常大的脉动数组大小,我会的不必担心创建太多线程(节点)。

0 投票
1 回答
1288 浏览

verilog - 在verilog中输入0.0047等十进制值

我有一个十进制值数组,如 0.0047、-45.34 等。有没有办法可以在 verilog 中添加它并自动查看它的 16 位转换值?

0 投票
1 回答
3409 浏览

verilog - 错误:未找到“检查器“xor_module_b”。实例化 'x0_1' 必须是可见的检查器。'?

找不到这个错误“检查器'xor_module_b'是什么。实例化 'x0_1' 必须是可见的检查器。'?我正在使用模块实例化在行为模型中编写 verilog 代码。编译时出现错误。附上部分代码和错误。

错误快照

0 投票
1 回答
2101 浏览

verilog - Verilog 中的 10:1024 位解码器

我尝试使用行为建模在具有适当测试台的 Verilog 中实现 10:1024 位解码器。代码如下所示。

但是在编译后运行代码时没有看到 o/p...帮我修复此代码以实现 10:1024 位解码器...

0 投票
1 回答
328 浏览

system-verilog - 如何从记分板访问序列数据

在我的项目中,有很多由虚拟序列处理的序列。序列之一具有框大小和起始值的维度信息。所以我需要将序列发送到记分牌。我曾尝试通过 UVM 端口按顺序:

在记分牌上:

在环境:

结论是我无法通过这种方法访问数据。我正在尝试将信息从序列发送到记分牌意味着对象到组件。访问方式是否正确?提前致谢

0 投票
1 回答
203 浏览

vhdl - 如何在 VHDL 中与 SPI 从设备通信多个 ARINC429 通道

在此处输入图像描述

我正在开发一个从 CPU 接收主数据并通过 SPI 从设备传输到多个通道的应用程序。如何为多个通道的 SPI 从设备进行内存映射如何在 VHDL 中与多个 ARINC429 通道与 SPI 从设备通信

0 投票
2 回答
348 浏览

vlsi - 在 VLSI 测试中,为什么我们在 DFT(可测试性设计)中的扫描插入之前执行 mbist?

在 DFt(可测试性设计)中,我们可以在 DFT Flow 的任何阶段执行 MBIST。在扫描插入之前做 Mbist 的具体优势是什么?