问题标签 [vlsi]

我正在寻找用于 VLSI 设计的寄存器自动化解决方案。

即，在一些文本文件或 XML 中描述 RTL 寄存器的一些标准方法，可以处理为 Verilog、VHDL、Specman、System Verilog、C 头文件和 HTML/PDF 文档。

有什么建议吗？

我找到了 IP-XACT，它是一个 IEEE 标准 ( http://standards.ieee.org/getieee/1685/download/1685-2009.pdf )

甚至发现 Cadence 支持 Specman 和 SV 脚本。

IP-XACT 常用吗？
对此有何看法？

对流程中其他所需工具有什么建议吗？（轻松编辑 XML 文件、Verilog、C 和文档生成）

当然，我可以自己编写这些脚本，但如果之前已经做过，重新发明轮子是愚蠢的……

谢谢

我需要生成一个 VLSI Systolic 数组来实现密钥长度为 128 位的 AES 加密算法。以下是可能的方法：

1. 收缩用于密钥扩展
2. MixColumn 中的收缩压
3. 用于 S-box 的动态计算的 Systolic

对于选项#3，我指的是这篇论文。本文的图 2.1 给出了计算乘法逆的步骤，这是 S-box 计算的第一步。我正在尝试将此图转换为脉动数组，但直到现在还没有找到具体的解决方案。

我也指的是这篇论文将循环算法转换为收缩算法。但是，我无法将 AES 加密中涉及的操作转换为 Systolic 结构。谁能给我任何关于如何解决这个问题的指示？

我是 VHDL 编程的新手。该项目涉及检测内存阵列中的故障。我得到了错误的数据和地址。现在我想获取在内存数组中找到的特定地址的相应行号或列号。在 VHDL 中实现这一点的代码将不胜感激！这是我创建 SRAM 和执行读写操作的简单代码：

半加法器：

试验台：

代码编译得很好......但是当我尝试模拟它时，我所有的值都处于 az 状态......我不明白为什么......

在verilog中，我有一个二进制值数组。如何取减值的绝对值？

验证码：

我希望我的s[1]价值观s[2]始终是积极的。我怎样才能在可综合的verilog中做到这一点？

我尝试过使用signed reg，但它显示错误。

我有这个PC模块，非常简单（代码在最后）。我首先生成一些输入信号port_int，然后在过程结束时说pc_out <= port_int。我的目标是根据输入信号从 PC 中增加或增加或减少。

在模拟中，内部port_int信号工作正常，但pc_out没有。为什么会这样？看模拟：

看看port_int它应该如何改变，虽然pc_out已经很晚了。在模拟的后期，pc_out情况变得更糟，变化不规律，甚至不仅仅是迟到。

我究竟做错了什么？有没有其他方法可以改变pc_out？Bcoz 你不能改变out信号，我被告知这inout是非常糟糕的做法..

这是代码：

编辑：

当我在整个处理器中导入模块时，会发生这种情况： 相同的pc_out信号表现得很奇怪，而且所有输入都是相同的。我pc_out只在一个地方使用信号来选择内存。为什么它的行为不正常？是什么原因造成的？

我使用 microwind 并尝试从编译一行选择构建掩码，但它不会让我简化的方程是 ~A&(~B|~C|D)

我打算做 KNN 的 verilog 实现。但问题是与 KNN 相关的欧几里德距离测量项，因为它需要减法、平方、加法。我认为，当我用欧几里德距离编码knn时，代码会变得复杂。有没有简单的方法（硬件友好）来找到距离，从而降低代码的复杂性，从而降低合成电路的复杂性。我的想法是将密码本存储在内存中，当我们提供输入时，将生成 k 个最近邻索引作为输出。

您好我正在使用以下代码来设计一个 n 位计数器。根据开始和结束我想实例化向上或向下计数器。

但我收到“格式错误的声明”。请帮忙。

I am new to tcl and would like to use it in text processing of a simple case. The following format is in Liberty (.lib file) which is used in chip design. I would be truly indebted for any help on this.

Here is a snippet of my file (text processing to be done only on the "values")

So all the "values" are in a 25 rows x 5 columns lookup table format which I wish to change to a 5 rows x 5 columns table format. To accomplish this, I would like to ask the user which of the 5 values in index_3 he/she wants before mapping is done as follows (while also removing the index_3 line):

C is the user defined column based on index_3: (column 1 for 0.084, column 2 for 0.84, column 3 for 3.36, column 4 for 8.4, column 5 for 13.44). *Only 1 value can be chosen by user

Mapping scheme:

etc ..

For EXAMPLE, say a user chooses column 1 (value 0.084 from index_3) --> which 'chooses' entire 1st column of the data in 'values' to be text processed/arranged

Hence, resulting text processing done by tcl based on the mapping scheme should be:

My strategy is this:

1. search for "rise_constraint" to zero in on which values to text process in the entire file

2. comment out line "index_3 (...)"; add /* and */ at beginning and end of line in reprinted processed file (optional)

3. convert 'values' from 25 rows x 5 columns table to 5 rows x 5 columns table BASED on Index_3 value chosen ("user defined column choice")

4. re-print other lines as is (including the text processed 'values')

I tried my very best to explain my coding request. Can any of you meastros please help me think of a proper way in tcl I can do such text processing? Many thanks!!