我正在寻找用于 VLSI 设计的寄存器自动化解决方案。
即，在一些文本文件或 XML 中描述 RTL 寄存器的一些标准方法，可以处理为 Verilog、VHDL、Specman、System Verilog、C 头文件和 HTML/PDF 文档。
有什么建议吗？
我找到了 IP-XACT，它是一个 IEEE 标准 ( http://standards.ieee.org/getieee/1685/download/1685-2009.pdf )
甚至发现 Cadence 支持 Specman 和 SV 脚本。
IP-XACT 常用吗？
对此有何看法？
对流程中其他所需工具有什么建议吗？（轻松编辑 XML 文件、Verilog、C 和文档生成）
当然，我可以自己编写这些脚本，但如果之前已经做过，重新发明轮子是愚蠢的……
谢谢
如果您不害怕自己编写代码，那么ipxact2systemverilog工具可以完成这项工作。
它将 IP-XACT 寄存器定义转换为VHDL、 Verilog ……以及 HTML 或 PDF 格式的文档（带有RestructuredText）。
它是用 Python 编写的，并且很容易扩展或修改。
关于编写 XML。在Eclipse中使用默认的 XML 插件非常简单。您可以在文本视图和一种表格视图之间切换。它理解 XSD 模式，因此它通过向您展示下一个 XML 元素的可能性来帮助您。
如今，IP-XACT 格式通常用于传输寄存器信息。大多数需要配置的商业 IP 都带有 IP-XACT 规范，包括寄存器。但是，对于输入寄存器信息，它不是很有用（XML）。
在输入端（商业）工具通常提供一个 GUI 来输入 XML 数据（如Duolog中的按位）。大多数工具包括其他格式的输入过滤器，如基于表的、SystemRDL、YAML 等。
在输出端，不同的工具支持各种寄存器视图。HDL 不太常见，因为这通常受公司保密规则的约束。我认为 Cadence 有一个免费脚本，可以从 IP-XACT 生成 SystemVerilog (UVM) 寄存器。
我不能给出具体的建议。如果您可以花一些时间，请查看开源的MIX（由我管理）。通过尝试让示例运行来接近它。
希望这能让你开始。
IDesignSpec(Agnisys) 是市场上最好的解决方案。您可以将 IP-XACT 转换为（System rdl、system verilog、vhdl、system c，以及 docx、excel 和 html、pdf）。这是最好的，这个工具支持windows/linux/mac。
谢谢， 阿夫德赫什