问题标签 [xilinx-ise]

我试图在包中声明一个无符号数组，以便我可以在所有组件中使用相同类型的数组。我先在顶层组件中声明它，然后使用工作库和use命令调用每个组件中的包。我收到一条警告说

警告：ProjectMgmt:454 - 使用规则检测到文件循环依赖：使用前定义。

我还收到一条错误消息

<test2>第 27 行：在库中找不到<work>。请确保库已编译，并且库和使用子句存在于 VHDL 文件中。

为什么存在循环依赖，我是否正确创建和使用包？

顶级组件

低级组件

据我了解，Xilinx ISE Web Pack 不支持实现以下代码所需的硬件。我正在尝试使用 always 块仅实现 8 位加法器的功能。这是代码：

错误出现在非阻塞赋值：所在的行上LEDOut <= LEDOut + 8'b00000001;。

特别是它说：

我正在尝试使 LEDOut 的 8 位输出对应于 BASYS2 FPGA 板（Spartan-3E）上 8 个 LED 中的每一个。

谢谢你。

我在我的微型板上运行 xillinux。我需要使用 vivado 在板上定义一个新的串口。我能够将它添加到 IP 内核中，并且设备已准备就绪。但是，我如何让这个端口在 ubuntu (xillinux) 上可见，比如 ttyPS0。我是否需要将此端口添加到设备树并生成 dtb 文件和 boot.bin 文件？如果是这样，我该如何修改设备树？

1.) 现在，如果我使用 ISE 而不是 vivado，那么我是否能够更新 ISE 软件本身中的设备树源文件并生成设备树 .dtb 文件？如果是这样，我在哪里可以找到和编辑这个 dts 文件？

2.) 为了在 ISE 中构建新的 boot.bin 文件，我可以使用http://xillybus.com/downloads/u-boot...ux-1.3.elf.zip作为 microzed 或者我可以使用 bin来自 xillybus.com/downloads/xillin...rozed-1.3c.zip 的 microzed 文件？

3.) 即使在使用 ISE 并创建新的 .dtb（如果可能在 ISE 中）之后，我是否必须在 micozed 板上的 xillinux 操作系统上编辑 dtc 文件？

4.）如果我需要按照上面的第 3 步来让一切正常工作，请基于此链接， http: //xillybus.com/tutorials/device-tree-zynq-1

我只能到 cd /usr/src/kernels/3.12.0-xillinux-1.3/scripts/dtc/

如果我再次键入 cd /dtc，它会说 dtc 不是目录。

如何访问设备树脚本并将地址映射添加到外设部分的总线？如何编译它并使新设备树在每次启动时启动？

我在 Xilinx ISE 中有一个大型设计，我想移除 3 个推断的锁存器。没有 IP 核或 Microblaze，我自己编写了所有代码。在我的设计中定位闩锁时遇到问题。我已经搜索了报告文件，但没有帮助我。有什么方法可以快速找到吗？？？谢谢

我想使用 ISE 对我的 Xilinx Spartan-3AN 进行编程，但是对于最后一步（使用 ISE iMPACT），程序失败了。

事实上，我已经将“.bit”文件放入第一个芯片，但我没有任何“.mcs”文件放入第二个芯片，所以我试图绕过它。

不幸的是，当我启动程序时，它停留在 0%，几秒钟后屏幕上出现“程序失败”。

我做了一个 PrintScreen 来帮助你理解：（ 可点击）

有人可以向我解释我做错了什么。我不知道我是不是不明白这个概念还是什么。我看过两个可靠的例子，它们都提供了完整的代码，但也许我的接线错误或其他什么。

1st - 我创建了一个名为 Adder 的文件，下面是我的代码。这工作得很好，我已经创建/运行了一个测试台文件，所以我知道这完全符合预期。但是，我是否应该以某种方式将我的 FullAdder 文件或 FullAdder 文件的测试台连接到 Adder 文件？这些是完全独立的文件并且从不连接吗？

第二 - 下面是我的 FullAdder 文件的代码。我不确定这是否正确，但请告诉我可以在哪里进行可能的更改。我假设我创建的测试台将链接到这个 FullAdder 文件？该文件的语法检查正常，所以也许是测试台给我带来了问题......

第三 - 我不了解测试台并将所有东西连接在一起。我查看了这两个链接，它们有两种不同的方法。 链接 1 链接 2。我试图复制链接 2，但似乎无法使其正常工作。帮助？

我正在尝试为 Spartan-S6 系列 FPGA 使用 VHDL 流程制作 DNA 阅读器模块。问题是我的代码无法合成。它适用于模拟，但在合成时它只是卡住了。我还用谷歌搜索了不可合成的 VHDL 进程，但我认为我做得对，它必须被很好地合成。这是我的流程代码：

这是尝试合成时 ISE 日志的一部分：

并且它卡在这里并且不用于包含我的进程的我的 DNALock 文件。还有另一件事：当我注释掉分配行时，它将被正确合成：

那么报告将是：

您可以查看我的完整代码并从 pastebin登录。

我在 ISE 项目导航器 14.6 中使用 Xilinx Virtex-5 版本 XC5VLX110T 来测试一个简单的代码，但它总是给出实现设计错误：

错误：安全：12 - 没有“xc5vlx110t”功能版本 2013.06 可用 (-15)，错误：地图：258 - 尝试获取此架构的许可证时遇到问题。

这是它的设计特性

代码是：

我正在尝试使用具有教育许可证的 Sigasi 插件在 eclipse 上编写非常基本的 VHDL - 目标是，我可以为它编写一个简单的实体和一个测试台，然后在 Xilinx 的 ISim 中编译和模拟它。

我已经安装了 Eclipse、Sigasi 和 Xilinx ISE Webpack，并尝试将 ISim 工具链添加到 Eclipse，如 Sigasi 网站所示

看起来没问题，但它说我需要“激活”工具链（如下所示）

但是，当我按照“单击此处立即激活”的操作时，我会被带到下面的碎石处——从那里什么也没有发生。如果我单击“应用”，则没有任何反应，没有其他选择！

我的问题 - 我如何实际配置 ISim 以从 Eclipse 启动，是我想要做的实际可能还是我误解了，如果是这样，我该怎么做。

非常感谢您的帮助！

大卫

我想使用命令提示符将 .bit 文件转换为 .ace 文件。我尝试创建 .bat 文件来做到这一点。但是当我执行命令时，没有文件被添加到指定的目录。

批处理文件被命名makeace并具有以下代码：

我测试中的 .bit 文件名为comp.bit.

用于测试的命令是：

它运行没有错误，但没有添加新文件。

上面的批处理代码可能是什么错误？