问题标签 [xilinx-edk]

我正在尝试在 xilinx-EDK 创建的 uart 中添加一个端口（我拥有的硬件设置的 EDK 中的硬件设计），我通过更改 MHS 文件了解到我可以添加一个端口。但是每当我更改 MHS 文件时，它都会显示一个错误，即我无法添加端口，因为它不在 MPD 文件中，并且项目在 xilinx EDK 中关闭。

我的设置：我有 xc6slx9 2 csg324 fpga。我有 rs232 UART，它具有三个端口 RX、TX、SW。但是 Xilinx EDk 创建的默认设计只有 uart 上的 TX 和 RX 端口，所以我需要添加 SW 端口。我正在编写 MHS 文件。

////////////////////////////////////////////////////////////////

添加一个未连接到任何 ipcore 的端口很容易。只需使用以下行：

我将http://shakithweblog.blogspot.kr/2012/12/getting-sobel-filter-application.html用于 zynq 处理器。我在 PL 部分使用他的滤波器设计并运行 hdmi 测试。我正在输入这个文件 ，我的过滤输出是这样的：

我正在尝试显示 1920 * 1080 像素。现在让我们假设您很难准确地看到我的设计/或下载设计并检查它，甚至您不熟悉 zynq 板，但是否有可能猜测为什么滤波器输出可能是这样的？我该怎么做才能使它正确。我需要一些建议。

我们正在尝试为远程 linux 机器调试 C++ 应用程序，该机器包含一个主要的 C++ 应用程序和一些静态链接的库项目。

我们的问题是放置在静态库中的断点没有被命中，我们无法直接调试到静态库中。但是放置在主应用程序内的断点会被正常命中。但是我们可以从主应用程序断点开始进入静态库代码。因此，静态库不生成调试信息可能不是问题。

当我们调查这个问题时，我们发现在 Eclipse IDE 上设置的断点（双击，或使用右键菜单 -> 切换断点）没有在 GDB 控制台中生成日志。只有当我们在静态库代码上设置断点时，对于主应用程序，它才能很好地在 GDB 控制台中记录日志。所以我们继续使用 GDB 命令行设置断点（使用 break : ），以这种方式设置的断点非常适合静态库。但是eclipse IDE仍然没有显示一个指示断点的蓝色圆圈。所以我们觉得使用eclipse IDE设置的静态库中的断点不会生成相关的GDB命令。我们应该怎么做才能让它工作。

我们正在使用 Eclipse C/C++ 开发工具版本：8.1.2.201302132326 和 Eclipse 平台版本：3.8。

在开始调试期间生成的初始 GDB 日志显示在此处...

我为我的设计编写了一个定制的 PLB 内核，并在定制内核生成期间添加了中断功能。中断生成逻辑是在自定义外设中设计的。对于中断控制，我在系统中添加了 XPS 中断控制器 (v2.01a)，并通过主总线将自定义内核的中断端口连接到 INTC。但是，由于我需要将 INTC 的 IRQ 输出连接到 Microblaze (v8.40) 的中断输入，我无法使用 System Assembly View 的 Ports 选项卡连接这两个端口，除了外部端口和核心本身之外没有连接选项。我尝试在 .MHS 文件上手动执行此操作，但我仍然看不到图形设计视图中连接的 IRQ 和中断端口。此外，在 Assembly View 的 Bus Interfaces 选项卡中，我可以看到 Microblaze 的 INTERRUPT 端口，但同样无法进行任何更改。

我是使用 Eclipse 和开发将在 Linux（在 ARM 处理器上）上运行的应用程序的新手。我想使用 OpenCV 库（.so 文件）。我的应用程序包含一个链接到多个静态库的可执行文件。此链接在 IDE 设置（ARM linux g++ 链接器设置）中配置。我需要在这些静态库之一中使用 openCV。openCV 库以 .so 文件的形式包含在 Xilinx Eclipse SDK 中。是否可以从我的静态库中链接到这些库？我不确定如何设置。显然静态库项目中没有g++链接器设置。谢谢你的帮助。

在使用 Xilinx EDK 实现使用嵌入式软核 IP 的简单设计时，我们遇到了一些障碍，以下是我们面临的问题的详细概述。

根据我们的理解，我们遵循了使用 EDK 设计流程的解决方案所涉及的以下步骤

步骤 1- Xilinx ISE - 创建新项目 - 添加新源 - 选择嵌入式处理器，这将导致 XPS 的打开，我们可以在其中选择或创建软核 IP。

第 2 步 - Xilinx Platform Studio (xps) - 创建新的板级支持包 (BSP)，输入有关软核 IP、外设和其他详细信息的信息。- 将硬件设计导出到 sdk

第 3 步 - Xilinx SDK - 创建硬件平台 - 链接硬件 - 设置软件环境 - 创建 xilinx C 项目

问题-->

我在 xilinx ise 中创建了一个项目，然后使用 xps 添加了一个嵌入式处理器，但是当我尝试生成编程文件时，出现以下错误。

为了消除 gmake 错误，我已经为 gmake 创建了一个链接，并且它在 sdk 上成功运行，但这里显示错误。检查链接是否存在，我运行了“ln”命令并得到了这个输出

同样在许可证方面，我也面临问题，每次打开 xps 时，它都会显示许可证不存在并打开 xilinx 许可证管理器。就在几天前，我在 xilinx 网站上注册并获得了 .lic 许可证文件。

每次我打开 xps 时，我都必须遵循添加 xilinx.lic 文件的相同过程（PFB 屏幕供参考。）

​</p>

​</p>

我已经完成了我的项目，并且在我的项目中添加了一个 microblaze 处理器。我还在我的项目中添加了一个具有 FIFO 的 H/W 内核。我想从处理器读取和写入 FIFO（通过编写 ac 代码在 SDK 中）。我该怎么办？

如何为特定的嵌入式 linux 设备加载 uboot？芯片内部是否有程序在 sd 卡内搜索 uboot 或者它是另一个概念？

我正在尝试使用 Xilinx SDK 中的 LWIP 库在设备上实现 SNMP 代理。

我成功实现了代理并让代理在我的设备上运行以响应命令（snmpget、snmpset、snmpwalk）。

但是，如果 OID 必须返回长度大于 255 的八位字节字符串，则代理的行为很可疑。当我尝试传递长度 > 255 的八位字节字符串时，我没有收到关于该 oid 的数据，并且代理在此之后断开连接，并且不会响应任何进一步的命令。

长度<255的snmp八位字节字符串可以正确接收，没有问题（没有问题）。我想知道LWIP SNMP代理对八位字节字符串的大小有限制吗？？

我目前正在开展一个项目，学生可以通过电子邮件提交他们的 xilinx 项目，我将综合、布局和布线并生成一个比特流，然后将其上传到 FPGA。

所以首先要做的事情。我在我的 Linux 机器上安装了 ISE 工具，现在我正在尝试从命令行运行 xilinx 的命令。但是当我尝试运行 xst 时，它会说：

有没有人有创建脚本来自动化 xilinx 合成过程的经验？感谢任何帮助:)

纳布拉赫罗