问题标签 [xilinx-edk]

我将在 virtex5 Xilinx Board 上实现部分重新配置。我已经编写了 3 个模块（顶部模块和递增计数器和递减计数器）并通过 Plan-ahead 创建了位流。结果由 2 个 LED（递增或递减计数）显示。我的问题是如何交换柜台分区？或者如何通过时间或外部信号控制icap？我更喜欢不使用 Microblaze，所以为 icap 编写状态机如下：

我将其中一个计数器（例如递增计数器）的位流（.coe 文件）保存在 ROM 中。默认情况下，电路是递减计数，但是当我通过 icap 交换比特流（从 ROM 加载递增计数器的 .coe 文件）时，没有任何反应并且电路正在递减计数。（代码中的*****）我该如何解决？

我想买一个Papilio Pro。为了对这个 FPGA 进行编程，我需要一根电缆。我可以使用Xilinx 编程电缆或其他像这种电缆一样便宜的电缆。

我想通过 Xilinx 编程电缆，我可以使用 Xilinx 编程器套件。可以使用更便宜的电缆吗？我可以用 Xilinx 编程电缆做什么而我不能用标准电缆做什么？将 Xilinx 编程器套件与非 Xilinx 官方电缆的电缆一起使用是违法的吗？

我正在尝试使用以太网接口使用 MicroBlaze 在 spartan 3 A 上创建一个回显服务器，但是当我编译项目时出现未定义的引用错误。我正在使用 lwip 1.3.0。

我想我错过了一个图书馆，但我找不到哪一个？

错误是：

microblaze_0\libsrc\lwip130_v3_01_a\src/contrib/ports/xilinx/sys_arch.c:347 >未定义对“sem_post”的引用

我想使用命令提示符将 .bit 文件转换为 .ace 文件。我尝试创建 .bat 文件来做到这一点。但是当我执行命令时，没有文件被添加到指定的目录。

批处理文件被命名makeace并具有以下代码：

我测试中的 .bit 文件名为comp.bit.

用于测试的命令是：

它运行没有错误，但没有添加新文件。

上面的批处理代码可能是什么错误？

我正在尝试按照 UG978 文档中给出的步骤在 Xilinx SDK 中构建 Petalinux BSP，但出现以下错误。

错误：EDK - petalinux () - 无法读取“env(PETALINUX)”：没有这样的变量

制作：*** [ps7_cortexa9_0/lib/libxil.a] 错误 2

ERROR:EDK - 运行 DRC 时出错。

make：由于错误，目标“全部”未重新制作。

这些错误的原因可能是什么？提前致谢

错误说：HDLParsers:3481 - 图书馆工作没有单位。没有为它保存参考文件“xst/work/hdlib.ref”。请帮忙

我在 Xilinx SDK 中为 microblaze 编写 ac 代码。变量定义为：

该代码读取存储在 DDR2 内存中的图像数据并将其保存到变量中。

为了检查代码是否正常工作，我在控制台中打印了 x 和 y 坐标。我得到错误的输出部分是：

xcoi = 11 ycoi = 253

xcoi = 11 ycoi = 254

xcoi = 11 ycoi = 255

xcoi = 11 ycoi = 256

xcoi = 11 ycoi = 257

xcoi = 11 ycoi = 258

xcoi = 11 ycoi = 259

xcoi = 11 ycoi = 260

xcoi = -547553269 ycoi = 261

xcoi = -547553269 ycoi = 262

xcoi = -547553269 ycoi = 263

xcoi = -547553269 ycoi = 264

xcoi = -547553269 ycoi = 265

xcoi = -547553269 ycoi = 266

xcoi = -547553269 ycoi = 267

为什么 xcoi = 11 ycoi = 260 后 xcoi 会发生变化？相反，它应该是下一行的 xcoi = 11 ycoi = 261。

我正在使用带有 Petalinux 2016.2 的 Zynq SoC 我最初通过打开它来访问我的 AXIS Fifo

并使用 mmap 访问它。我可以访问 AXIS 设备的寄存器，并通过我的 C 应用程序与设备成功连接。

然后我创建了一个平台设备驱动程序，并创建了其他设备节点来访问该设备。该设备被驱动程序成功识别，然后我

然后使用以下命令再次映射设备：

我可以读取寄存器，它似乎是正确的内存区域。但是当我开始写入一些寄存器时，我开始收到以下错误：

起初它似乎只是在我写入 SRR 复位寄存器时，但还有一些其他地方也是如此。

我有什么明显的遗漏吗？我怀疑这与与内存映射方式和可以访问方式相关的特定标志有关。

我目前在设备驱动程序中有自己的 mmap 函数，我在其中执行以下操作，其中 start 和 length 表示 AXIS FIFO 寄存器的映射区域的大小。

Xilinx SDK 2016.1 freeRTOS823_xlinx OS 平台

在我引入一些 freeRTOS 元素之前，我的代码似乎运行良好。我的代码的一般功能如下：

1. 在 Interrupt 子例程中，我为从 Zynq Soc 的 IP 寄存器读取的变量focusPosition 赋值：

   /li>

2. 然后我在主函数中将值打印到控制台：

   /li>

代码打印了正确的值，但是，当我尝试在代码中实现一些额外的行时，例如 xTaskCreate() xEventGroupCreate()，有些东西会弄乱所有内存并且打印的值保持不变，这是不正确的。

简单添加与变量无关的代码如何对该变量产生任何影响？据我了解， xTaskCreate() 和 xEventGroupCreate() 是在堆上创建的。我厌倦了四处寻找 Xil_DCacheDisable() 是否有帮助，但没有。有任何想法吗？我的 focusPosition 变量是否正确定义/声明？

我正在研究我在 Digilent Atlys 上的一个小项目，在生成网表和比特流并导出到 SDK 的所有标准之后，我碰巧遇到了一个奇怪的错误，指出xil_cache.h任何地方都不存在（即使它在那里）。

我需要提一下，如果我不添加中断控制器和定时器，它就可以工作，但我确实需要它们。

有没有人遇到过这个错误？

错误信息：