问题标签 [spartan]

我在某些自定义硬件上遇到了 Spartan 6 (XC6SLX16-2CSG225I) 和 DDR (IS43R86400D) 内存接口的问题。我在 SP601 开发板上试过，一切都按预期工作。

使用示例项目，当我启用 soft_calibration 时，它永远不会完成并且 calib_done 保持低电平。

如果我禁用校准，就我所见，我可以完美地写入内存。但是，当我尝试从中读取数据时，在赛灵思内存控制器停止执行命令之前，我会收到可变数量的成功读取命令。一旦发生这种情况，命令 fifo 就会填满并保持满状态。成功命令的数量从 8 到 300 不等。

我相当确信这是一个时间问题，可能与 DQS 居中有关。但是因为启用后我无法完成校准，所以我没有连续的 DQS Tuning。所以我假设它在禁用校准的情况下工作，直到时间漂移。

是否有任何明显的地方我应该寻找校准失败的原因？

我知道这不是一个典型的堆栈溢出问题，所以如果这是一个不合适的地方，那么我会退出。

谢谢

我有一块 Digilent Atlys Spartan 6 FPGA 板，用于设计定制处理器。当我将电路板连接到电源并打开电源开关时，电源 LED 亮起，但没有其他 LED 亮起。而且板子基本不被PC识别。有没有人知道如何解决这个问题，即 Atlys Spartan 6 board 中可能有一个模式选择，但我对此一无所知。请有人帮助我解决这种现象。提前致谢 ：）

正如标题所示，ISE 无法从我的代码中推断块 RAM。

我推断问题的根源是我的 RAM 的写使能信号。如果我通过写入将其设置为 VCC

ISE 毫无问题地推断出 RAM。但是，这不是我的预期行为。我希望写使能信号是

无论我为“我们”分配什么寄存器，ISE 都会告诉我它会推断分布式 RAM。以前有人处理过这个问题吗？

我正在使用 vhdl 配置 fpga 板 spartan 3E 的项目。我要做的是一个天才谜题，在我的主代码中有一个状态机来控制逻辑。

当我使用 xilinx 模拟器模拟代码时一切正常，但是当我将 .bit 文件运行到 FPGA 板上时，会发生序列的第一个 LED 开启然后关闭，这应该会发生，但是当我单击右侧时按钮它只是停止工作，下一个序列永远不会显示。当然有一个按钮去抖动的问题，这就是我使用计数器来防止repic破坏系统的原因。

我正在努力使这段代码正常工作，但这个问题并没有消失，也许我做错了我不知道的事情，或者我没有做我应该做的事情。

这是我的主要代码，它是状态机和带有计数器的时钟进程。

Flag_estou_contando:integer:=0;

使用 Verilog 和 Xilinx ISE Webpack 迈出第一步，将其闪烁到 Mimas V2 Spartan 6 时，按下任何开关都没有输出，任何人都可以看到我缺少什么吗？

这是我的限制：

这是端口分配的电路板示意图：

https://docs.numato.com/wp-content/uploads/2016/03/mimasv2-dipswitch.png

它在模拟中工作，在实践中，如果我将任何输入组合设置为上拉，我发现 LED 输出正确的逻辑，但按下开关没有效果。我试过分配不同的开关。

如果我错过了一些有用的信息，请告诉我，这里是认真的初学者（在 Verilog 和 FPGA 中）。

我正在研究我在 Digilent Atlys 上的一个小项目，在生成网表和比特流并导出到 SDK 的所有标准之后，我碰巧遇到了一个奇怪的错误，指出xil_cache.h任何地方都不存在（即使它在那里）。

我需要提一下，如果我不添加中断控制器和定时器，它就可以工作，但我确实需要它们。

有没有人遇到过这个错误？

错误信息：

在 ISE 14.7 上，我需要做什么才能让 AXI 流（它有一个循环值的 ipcore）通过 UART 给我输出？

我已经正确设置了项目，添加了一个 UART 并设置了 mhs、ucf 文件和其余的富矿，但是我不知道我需要做什么才能通过 UART 从 AXI 输出。

有任何想法吗？

我必须将值存储到与 FPGA 连接的外部 RAM。根据我的研究，有一种在 ISE 中使用 MIG 的方法。我应该使用 ISE 进行设计还是在 XPS 上使用 Microblaze？

我是 fpga 和 vhdl 新手..

我的开发环境如下。

FPGA：斯巴达6 XC6SLX9

编译器：ISE 14.04

模拟器：Isim

我正在做一个简单的计数器，但有些东西我无法理解。

下面的代码是我写的。我期望的是w_count在时钟的每个下降沿增加，并在时钟上升沿w_count达到时重置为 0。N_data编译过程没有问题，仿真也和我预期的一样好。但是当应用于真正的 fpga 时，w_count每个触发器都会递增，但在达到N_data..时不会初始化为零。

当我改变两个elsif语句的位置时，w_count根本没有增加..

我可以看到很多不推荐这些语句的反馈，但我不明白为什么这些语句会导致这个问题..

我正在使用来自https://reference.digilentinc.com/reference/programmable-logic/nexys-2/start的 RS232 接口参考组件 和一个示例代码：

在上面的代码的基础上，我正在尝试制作自己的状态机，它允许我从一个终端连续接收几个字节到缓冲区，更改状态并将这些字节从缓冲区发送到我的 PC 上的终端。我从制作计数器开始计算接收字节的数量。我最终不知道发生了什么，因为计数器的值不是按一而是随机改变的。我是 VHDL 的新手，任何建议都将不胜感激。