问题标签 [spartan]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - 试图在 vhdl 中实现 spi 总线
我一直在尝试通过 SPI 与 LTC2426 DAC 通信,但我失败了。现在我正在寻求帮助。有人可以告诉我为什么我的代码不起作用。CSDAC 工作正常,生成 SCLK 并发送 32 位,但我仍然可能搞砸了时序。我会非常感谢 şf 有人帮我修复代码。
编辑:新代码
我正在脉冲 MOSI,因为当我发送几个位时,SCLK 会恢复。第一个 SCLK 以大约 1.4 mhz 运行,当我将 mosi 脉冲恢复到 4.167 MHZ 注意 1.4 mhz 左右它可能是 1.5 mhz 我记不起它太好了。
vhdl - 我想将两个信号订购到 vhdl 中的一个输入
我想为一个输入(滴答声)提供两个信号(溢出 1 和 set1)。
所以我想填补那里的空白。我希望你能理解我的问题。谢谢
vhdl - 如何使用 fpga 采样?
我想对来自 FPGA spartan 3 的外部数字数据进行采样。我最初想以 1000 个样本/秒的速度进行采样。如何在 vhdl 编码中选择时钟频率?
谢谢。
vhdl - 在 VHDL 中驱动与 SRAM 共享的 GPIO 引脚
我从 Micronova ( http://micro-nova.com/mercury ) 购买了一块 Spartan 3A 开发板,但在连接 SRAM 时遇到了一些问题。
该板有 30 个与赛普拉斯 SRAM 共享的 GPIO 引脚和两个用于在它们之间切换的引脚。
显然,将两个 VHDL 模块(一个用于控制 SRAM,另一个用于驱动 GPIO)连接到同一个引脚会导致合成时出现“多驱动错误”。
因此,为了解决这个问题,我创建了第三个模块作为中间控制器,它将两个模块与另一个变量连接起来,以选择要操作的模块。
这对输出很有效,但在读取输入时,我总是得到 1,与实际值无关。
我不知道哪些引脚将用作输入,哪些引脚用于输出,因为我想要一个可以用于其他项目的独立模块。
这是我到目前为止得到的:
IOphys是板上的物理管脚,SwitchEn2用于选择驱动模块,其他是模块的输入和输出。
fpga - 识别帧的开始
我在 Atlys Spartan 6 板上实现了 HDMI 发送器和接收器。它工作正常。我正在使用 1080p @ 60Hz。该板需要一个像素,对其进行解码,将其编码回并将其发送到监视器。
现在我需要确定一个新框架的开始。因为我想在屏幕中间画一个正方形(使用 FPGA)。我认为当 HSYNC 和 VSYNC 均为“1”时,这意味着新帧的开始。但似乎并非如此。
谁能告诉我如何识别新 HDMI 帧的开始?
谢谢!
arduino - 如何在 FPGA 上运行 Arduino 项目
我有一个 Arduino 项目,我想在 FPGA 上运行它(我更喜欢 Spartan Board),但我不熟悉这样的方法。
谁能帮我?
vhdl - 计数器 VHDL 多路复用器 7 段
我是 VHDL 新手,我的代码可能看起来很愚蠢,但我仍在苦苦挣扎。我正在尝试使用 Spartan 3 套件制作 BCD 计数器。我在复用 7 段时遇到问题,我知道我应该使用组件,但我选择了更简单的方法。我在综合中收到此错误:“第 103 行:过程敏感度列表中缺少一个或多个信号”。为了启用 FPGA/CPLD 硬件的合成,XST 将假定所有必要的信号都存在于灵敏度列表中。请注意,综合结果可能与初始设计规范不同。缺少的信号是:任何帮助表示赞赏。谢谢你。
hardware - 等待条件错误
我是 VHDL 的初学者,我正在尝试做一个乘法器,但是我必须从书中使用的代码不能用 xilinx 软件正确编译。代码是:
但我不断收到此错误:第 36 行:所有多次等待中预期的等待条件相同。
vhdl - 两个 Spartan 3E 之间的数据传输
我正在尝试使用两个单独的 Spartan 3E 套件进行 ADC-DAC。第一个套件将获得模拟信号并将其转换为数字信号。第二个套件将获取转换后的数字数据并再次将其转换为模拟数据。我成功地分别实现了 ADC 和 DAC,但是如何将 14 位数字数据从第一个套件发送到另一个套件?(我需要时钟同步吗?)
memory - 在 Xilinx 中从一个文件到另一个文件的数据传输
我以前没有在 Xilinx 中使用过块存储器概念。我想把一些简单的数字放在一个文本文件中并保存。然后将这些数字乘以 2 并保存在另一个文件中。我已经编写了 VHDL 代码,但这涉及 I/O,所以我必须使用块 RAM。但我对此一无所知。我已经阅读了教程和数据表,但仍然无法弄清楚如何使用 BRAM 完成我的任务。我正在用这个问题粘贴我的代码。如果我们必须为 BRAM 进行某种编程,请告诉我。当我尝试编译代码时,它显示错误 inFIle 不存在。