vhdl - 我想将两个信号订购到 vhdl 中的一个输入

Question

我想为一个输入（滴答声）提供两个信号（溢出 1 和 set1）。

counter2 : counter
generic map (border => 5, width => 4)
port map (RST => RST,
       tick => overflow1 [...] set1, -- overflow1 and set1 are these signals  
   enable => SW0,
       x => count2,
   overflow => overflow2);  

所以我想填补那里的空白。我希望你能理解我的问题。谢谢

Answer 1

假设tick是一个输入端口，并且overflow1和set1是std_logic，那么在VHDL-2008中你可以做到overflow1 or set1。

在以前的 VHDL 版本中，如 VHDL-2002 及之前的版本，您必须制作一个内部临时信号，如temp <= overflow1 or set1，并使用它来驱动端口。