问题标签 [spartan]

我有两个模块

1. 计数器：输出是一个称为 error_count 的向量。
2. lcd：在 LCD 上显示代码的模块。输入包括时钟和error_count。

以下代码片段最相关并附在下面：

1. 顶层模块：

   /li>

2. 计数器模块：

   /li>

3. 液晶模组：

   /li>

这段代码有什么问题？显示器只打印 0 作为输出。我传递向量的方式有什么问题吗？

附加信息：我正在使用 Xilinx Spartan 3E 入门套件来测试此代码。LCD 代码很好，我已经用本地计数器（reg[31:0]）对其进行了测试。

如何在 spartan 3 中使用 block ram 读写？

我在 sim.pdf 中阅读了 xilinix 的手册，每次写入都需要一个时钟周期，并且每次读取也需要一个时钟周期，因为 BRAM 是同步的。我们是否应该让有限状态机释放 ram 的每个写入和读取操作？

我正在开发一个使用 Spartan 6 FPGA 评估套件的项目。

我遇到的问题是尝试更改 CF 卡上的目录时，软件无法构建工作堆栈。

目录是“a:\\setup”，它被传递给 sysace_chdir(const char *path) 函数。当我尝试添加一些打印代码来调试问题时，没有注册任何更改。在 SDK 中，我有 MicroblazeProc_hw_platform，然后是我的项目，然后是standalone_bsp_0 项目，其中包含 sysace_chdir() 函数。当我构建所有项目时，简单的打印语句（我使用 xil_printf() 进行输出）不会显示在输出中。

任何帮助都会很棒。

PS - 我使用 COM 端口连接到 SDK 中的 FPGA，并且其他打印语句在初始化其他东西（如 UART）期间确实得到输出，所以这不是输出到终端或任何东西的问题。

我对 VHDL 和 XILINX ISE 非常陌生。我将 13.2 版用于 Xilinx ISE。

我想用以下输入设计一个非常简单的计数器：

• 方向
• 数数

计数输入将分配给一个按钮，我希望计数器在按下按钮时根据方向输入向上或向下计数。在此之前，我已经编写了一个示例 VHDL。它有一个时钟输入，它根据时钟输入进行计数。现在我希望它在我按下按钮时计数，而不是同步计数。

这是我的 VHDL 代码（请告诉我我的代码是否存在逻辑缺陷或任何其他缺陷）：

我使用 Spartan xc3s500e 并相应地放置了输入。下面是我的 .ucf 文件：

我需要更改最后一行，因为我收到了错误：

消除此错误后，我对设备进行了编程。但是输出（LED）表现得很疯狂。它们有时静止几秒钟，有时只是快速闪烁。我无法弄清楚我的错误在哪里。我将不胜感激，非常感谢一些初学者教程（我找到的链接将我定向到 xilinx 的文档，对于初学者来说它们似乎相当复杂）。

我正在开发一个 VHDL 项目，该项目将被放置到 spartan 6 fpga 上。代码已准备好，但我不确定如何继续将其放到 fpga 上。

我可以访问另一个项目，并注意到该项目中有一个 Microblaze 处理器 (.xmp) 文件和一个定义所有“NET”接口的 ucf 文件。

最终，我将使用 FPGA 和附加板连接器与硬件进行通信，但我需要将所有东西都移到 FPGA 上。

一些资源和教程会很棒，特别是如何将 microblaze 处理器放入我的项目中，如果我什至需要它的话。

谢谢

更新：我开始模拟我的项目并出现错误。

第 214 行：语句不可综合，因为它在 NOT(clock-edge) 条件下不保持其值

我在 ana if 语句中的一个项目文件中得到了这个

我尝试更改代码，但如果我这样做了，它就不再起作用了。

不确定错误的确切含义。

Well my problem stated when i had my vhdl code up and running on my Spartan-3a but needed to send and receive data from it to the pc, I need my vhdl code , so i went for a microplaze structure , problem is I cant understand how will my vhdl code and microblaze co-exist at the same time because every time i program fpga with SDK it deletes my vhdl off the fpga and vise versa with ISE, I dont want to use custom peripherals except if this is the only solution. Some people just tell me to just use microblaze hdl files produced by EDK, OK but theny aren't I using an unprogrrammed MicroBlaze??? And do i need to go through all of this just to be able to communicate with my vhdl code through pc(NO I CANT USE R232 since i need a speed of 56Mbit/sec)

So here is what i don't understand: 1-IF you implemented microblaze through hardware(HDL from edk to ISE) , isnt it then an un-proggrammed processor?

2-PEOPLE TELL ME i can let microblaze and my vhdl code see each other through GPIO , again how will i implement GPIO and how to connect it to both microblaze and my vhdl code , and how to program microblaze while it in hardware in this situation.

Please any help , its kinda a mess.

我的 spartan 3a fpga 板在使用 ram ddr2 实现 microblaze 时有一个 50mhz 时钟，它需要由我的程序编辑的 62mhz 频率，当被问及这个时，他们告诉我 60mhz 时钟用于在内部生成其他时钟但是如何50mhz 时钟会产生更高的 62mhz 时钟吗？

我想向包含 microblaze 的 fpga 发送 UDP 数据包。但是我有一个关于IP地址的问题。fpga的ip地址在哪里可以查到。

我在将单端口 rom 设计到 spartan 6 板上时遇到了一些麻烦。我使用提供的核心生成器来创建块内存，并选择具有 32 位宽度和 256 深度的单端口 rom，其 coe 文件的计数从 0 到 255。我将 rom 作为组件放入我的 vhdl 中，并将 XilinxCoreLib 添加为图书馆。当我尝试生成编程文件时，出现翻译错误：

如果有帮助，我目前正在使用 Xilinx ISE 13.1。我觉得这应该很容易做到，但我一直无法找到如何做到这一点。

编辑：谢谢大家，是事物的结合。速度等级错误，并且没有将 ngc 文件的副本添加到我的工作目录中。我将来会使用数组。

使用 EDK 创建 Microbalze 在同一目录的数据文件夹中创建一个 ucf 文件，在使用以太网在 spartan 6 上创建一个简单的 microblaze 之后，我打开了 ddr3 IPS 文件：

如您所见，比特流已生成，在 fpga 上编程，并且所有示例在使用 sdk 编译并在硬件上启动时都可以正常工作，但是当 DDR3 的位置不在 ucf 文件中时，一切如何正常工作？