vhdl - 来自低频时钟的高频

Question

我的 spartan 3a fpga 板在使用 ram ddr2 实现 microblaze 时有一个 50mhz 时钟，它需要由我的程序编辑的 62mhz 频率，当被问及这个时，他们告诉我 60mhz 时钟用于在内部生成其他时钟但是如何50mhz 时钟会产生更高的 62mhz 时钟吗？

Answer 1

在 Xilinx Spartan 器件中，您可以使用所谓的 DCM（数字时钟管理器），它为您提供了很多可能性；请参阅Spartan 用户指南或Xilinx Spartan 3 DCM。使用合成器选项，时钟倍增/分频是可能的。

Answer 2

有将时钟倍频到更高频率的内置技术。见倍频器和锁相环

Answer 3

在 ISE 的实施窗口中的设计名称下，右键单击并添加新源，选择 IPcore，然后选择时钟向导，您可以输入主频率：50 mhz 和所需的频率：62 mhz，核心生成器将为您完成。