问题标签 [vhdl]

使用 VHDL，我希望有一些寄存器在每个寄存器中存储 16 位。所以我发现 VHDL 有一个内置数组，我想用它在 iy 中的每个元素中存储 16 位，所以我想知道 VHDL 是否将此数组映射到实际寄存器？

用 VHDL 编程时，可以在 case 语句中使用变量吗？此变量将被其中一种情况修改

IE

这个可以吗？

所以这更像是一个笼统的问题。我似乎不断发现自己被投入到越来越大的项目中。最近我被分配到一个用 C 和 VHDL 编写的非常大的项目。目标是让我熟悉代码并最终主导项目。这是迄今为止我被分配从事的最大的项目，但我没有开始。

所以这是我的问题：你用什么方法/工具来了解一切是如何运作的？

你只是增加和扩展评论吗？
您是否对项目进行 UML 表示？

任何提示都会很棒！谢谢

在（常规）软件中，我曾在使用 gcc 选项 -Wall 显示所有警告的公司工作。然后他们需要被处理。在 Verilog 或 VHDL 中进行非平凡的 FPGA/ASIC 设计时，通常会有很多警告。我应该担心所有这些吗？你有什么具体的技巧可以推荐吗？我的流程主要针对 FPGA（尤其是 Altera 和 Xilinx），但我假设相同的规则也适用于 ASIC 设计，可能更适用于在构建后无法更改设计。

2010 年 4 月 29 日更新：我最初考虑的是综合和 P&R（Place & Route）警告，但模拟警告也是有效的。

嘿，我几乎没有使用 Xilinx 的经验。我有一个即将到期的数字逻辑课程的小组项目，我的搭档本应负责 Xilinx 仿真，但决定放弃我。所以在这里我试图在最后一刻弄清楚。

我使用几个 JK 触发器设计了一个同步计数器，我需要为 FJKC 定义 CLK 输入。

我已经绘制了正确的原理图，但我不知道如何定义时钟输入。

任何帮助表示赞赏，是的，这是家庭作业。我只是在网上找不到任何基本的 xilinx 文档/教程，老实说，我没有时间学习整个 IDE。

我正在使用 VHDL

我最近一直在尝试实现一个模块化指数器。我正在用 VHDL 编写代码，但我正在寻找更具算法性质的建议。模指数器的主要组件是模乘法器，我也必须自己实现它。我对乘法算法没有任何问题——它只是加法和移位，我已经很好地弄清楚了所有变量的含义，这样我就可以在相当合理的时间内进行乘法运算。

我遇到的问题是在乘法器中实现模运算。我知道执行重复减法会起作用，但它也会很慢。我发现我可以移动模数以有效地减去模数的大倍数，但我认为可能还有更好的方法来做到这一点。我正在使用的算法是这样的（奇怪的伪代码如下）：

那么......这是一个好的算法，或者至少是一个好的起点？维基百科并没有真正讨论实现模运算的算法，每当我尝试在其他地方搜索时，我都会发现非常有趣但非常复杂（而且通常不相关）的研究论文和出版物。如果有一种我看不到的明显方法来实现这一点，我真的很感激一些反馈。

如何在二进制有符号数（冗余二进制表示）中除以 2？换档行不通？

快速 VHDL 问题，由于笔记本电脑死机，我目前无法访问 Xilinx，因此无法对此进行测试。

我想知道是否可以在“downto”语句中使用变量和算术，例如：

谢谢。

如何以冗余二进制表示 RBR的形式比较两个数字？任何的想法 ？

我有 pex_pkg.vhd 并且我想使用这个库来制作浮点加法器但是 altera max+plus II 给我一个错误 can't open "PEX_lib" 如何在 max+plus 中包含这个库？