问题标签 [vhdl]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - or_reduce 功能
VHDL 中“or_reduce”函数的功能是什么？
ide - 专业的 VHDL IDE？
是否有一个很好的 IDE 可以处理 VHDL 项目？还是大多数专业人士都在使用 emacs/vim/notepad++ ？
cpu - 大规模 VHDL 模块化技术
我正在考虑在 VHDL 中实现 16 位 CPU。一个简单的 CPU。ADD、MULS、NEG、BitShift、JUMP、Relitive Jump、BREQ、Relitive BREQ，我不知道这些方面的内容> 可能都只使用 16 位操作数。我什至可以减少它，只使用一个操作数和一个累加器。使用一些状态寄存器，进位，零，负（除非我使用累加器），
我知道如何设计逻辑门的所有部分，并计划从第一原则构建它们，所以对于我的 ALU，我需要“构建”一个 ADDer，可能是一个进位预测，组加法器，这个加法器它自己是由几个部分组成的，它们本身是由几个部分组成的。
无论如何，我的问题不在于 CPU 设计，也不是 VHDL（我或多或少懂语言）。这就是我应该让事情井井有条的方式。我应该如何使用包，我应该如何命名我的进程和端口映射？（我从未见过命名端口映射或进程的好处）
c - FPGA 设计的配置管理
哪种配置管理工具最适合 FPGA 设计，特别是 Xilinx FPGA 使用 VHDL 和 C 编程的嵌入式（microblaze）软件？
vhdl - VHDL 中的信号和变量（顺序） - 问题
我有一个信号，这个信号是一个位向量（Z）。位向量的长度取决于输入 n，它不是固定的。为了找到长度，我必须进行一些计算。我可以在定义变量后定义一个信号吗？当我这样做时，它给了我错误。它工作正常如果我在变量之前保留信号（如下所示）..但我不想要那个.. Z 的长度取决于变量的计算。解决办法是什么 ？
linux - 在 Linux 上编程 VHDL？
任何人都知道使用 Linux 对 VHDL 进行编程和仿真（不管 Xilinx 还是 Altera）的良好环境？
vhdl - VHDL/Verilog 相关的编程论坛？
如今，使用 VHDL 或 Verilog 进行硬件设计更像是编程。但是，我看到 SO 成员并没有那么积极地谈论 VHDL/Verilog 编程。
是否有任何论坛处理使用 Verilog/VHDL/SystemVerilog 或 SystemC 进行硬件设计？
vhdl - 使用 VHDL 代码生成纯正弦波作为 FPGA 的输出
我们知道 FPGA 的输出是数字的，但我们可以使用 vhdl 代码生成纯模拟正弦波。我也可以指定正弦波的频率。
vhdl - VHDL 常量初始化
我只是在研究一些 VHDL 代码，对于一个常量的初始化，它说如下：
我以前从未见过这种定义。有人知道这如何转换为十进制的普通数字吗？
谢谢！
hardware - 从 FPGA 板导入代码 (Spartan 3E)
有没有办法从已经编程的 FPGA 板上导入代码，在这种情况下，它是 Spartan 3E 板。也就是说，verilog代码已经上传到了，所以我想找个办法把代码接收回电脑里，因为我丢失了副本。我用 Xilinx ISE 上传了代码，但不确定是否可以反过来。
我非常感谢您的投入。