问题标签 [modelsim]

我编辑了这个线程以更新我的整个新项目并使其更具可读性：

我得到的错误如下： - 我使用的几乎所有信号都不是静态信号名称。- 我做的地方不允许变量声明。-未知标识符。- 信号分配的非法目标和 -Illegal concurent statement。

有什么技巧可以修复它们吗？如果现在正确，我的生成也是？我改变了它以避免进程。提前致谢

我正在尝试为 VHDL 中的 CPLD 构建一个简单的脉冲发生器。我有一系列简单的if语句，它们应该根据连接到模块的总线的输入状态执行某些任务。

在 iSim 中运行此模块时，强制 _pulse_s_ 总线除 000 之外的任何值都应触发脉冲过程中的第一个 if 语句，它确实如此。但是，在仿真中，_pulse_a_ 信号从未设置为逻辑高电平。现在我花了几个小时以不同的方式编写这个模块，但我完全不知道为什么这不会发生。我对 VHDL 比较陌生，所以我想知道是否有某种语法或程序错误是我完全遗漏的。有任何想法吗？

所以这个实验的重点是在 ModelSim 中模拟模块代码，以显示计时器使用测试台工作（我无法更改）。当我模拟时，只有时钟波形发生了变化，我所有的十六进制显示一直都是 0b1000000。有人可以帮我找出计时器不运行的原因吗？

代码：

试验台：

我正在使用 tcl 脚本运行 modelsim 模拟，并且我想关闭除我自己的“puts”语句之外的所有 modelsim 回显到脚本窗口。

我的 tcl 脚本中的 for 循环运行命令：eval vsim $vsim_opt work.my_top_level.vhd但这会导致 modelsim 回显 vsim 命令。

我也试过运行：quietly eval quietly vsim $vsim_opt work.my_top_level.vhd但它仍然回响。

当我在 modelsim 命令行中运行虚拟 tcl 命令时：quietly eval expr 2+2 它可以工作...没有回声...什么给出了？

我正在使用 modelsim PE 10.1c

我试图在modelsim中模拟我的verilog代码期间显示一个实数。但我只得到 0 作为输出。我正在尝试使用 bitstoreal 系统功能。我不太擅长verilog，所以这可能是初学者的愚蠢错误。

以下是我的代码：

（从初始开始块调用任务）输出：

所有帮助表示赞赏。

更新

看起来 bitstoreal 只支持双精度浮点数（64 位）。因为

结果是

最近我试图在我的个人电脑上安装 ModelSim。体验并不愉快。每次我尝试测试一个组件（例如一个加法器）时，我的屏幕都会变黑一秒钟，并且我会收到图形卡出现故障并被迫重新启动以管理错误的消息。
我试图通过 xilinx 并直接从 ModelSim 运行组件测试，但出现了同样的问题。
我有 Windows 7、ModelSim 10.2c、Nvidia 卡（最新驱动程序）。

有人可以告诉我如何解决吗？
谢谢你。

我想编写一个很好的函数，将信号和过程变量添加到波中。虽然使用信号很容易，但我不知道如何使用变量。我希望类似于“查找实例”和“查找信号”的“查找进程”和“查找变量”之类的东西，但我在手册中没有找到类似的东西。还有其他方法吗？

我真的很不同，我需要你的帮助！首先，这是我在数字系统设计方面的第一门课程，我们被要求做一些项目，它是一个 ALU（算术逻辑单元），它执行多项操作，如加法、减法、递增、递减、2 的补码和一些逻辑门。 ..但是在完成所有工作并尝试模拟项目后，我将所有输出都设为“未知”..

这是 ALU 代码：

这是测试台：

知道可能是什么问题吗？

谢谢大家:)

我在使用 ModelSim Student Edition 10.2c 运行 Verilog 项目时遇到问题。一切都编译没有错误，但是我在运行时收到以下错误：

由于我是 Verilog 的新手，我不知道这意味着什么。我认为这是我犯的一个简单错误，但我似乎无法解决它，也没有通过谷歌找到解决方案。有人知道我能做些什么才能使我的项目有效吗？

编辑：我相信这与无法包含文件 whereAND和被定义有关。谷歌搜索后，我发现该文件必须放在项目目录中。但是，我已放置在正确的目录中，但它仍然无法正常工作。ORNOTmodelsim.inimodelsim.ini

编辑：我现在已经为我的项目发布了所有三个源文件（这只是测试组合电路......）这是我的电路1_assign.v代码：

这是测试的代码：

`时间刻度 1ns/1ps

模块 t1（输出 reg a，输出 reg b，输出 reg c）；

这是我的测试平台代码：

提前致谢。

我面临一个关于 Modelsim 的问题。我无法在模拟中加载我的测试台。以下是我的测试台和代码

试验台

代码：

当我模拟测试台时，它说没有加载设计......

谢谢玛纳斯。