问题标签 [modelsim]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - VHDL 输出在仿真中未定义，但编译通过
我是一名新生，任务是用测试台构建 3 个组件，然后将它们排列成一个结构。我构建的所有 3 个组件都工作得很好，但是当我将它们放在一起时，其中一个输出保持未定义。我试图跟踪调用的信号dat，这很好，但可能我没有使用正确的语法将dat信号分配给data_out. 这id_led_ind是第二个输出，它工作正常，但data_out未定义。
这是代码（我认为问题出在第 21 车道 - “data_out <= dat”）
verilog - 配置 ModelSim 仿真以显示文本
我可以进行 ModelSim 仿真以在信号上显示文本（而不是数值）吗？我有几个状态机状态说，
S_IDLE例如，有没有办法在信号而不是 00 上显示？谢谢。
warnings - Modelsim 警告：“不表示端口”
我正在用modelsim模拟LEON3。在make vsim之后，我得到了一个用于调用 modelsim 的 do-file。它给了我一条警告信息，我不知道现在这条信息是否相关。其实我不知道是什么意思。
指示的代码：
有什么建议吗？
vhdl - 如何使用 Modelsim SE 仿真 Altera 宏功能
___大家好。我已经PLL使用 Quartus II 中的 Megawizard 实例化了一个。然后我想使用它来模拟它，ModelSim SE因为 Quartus II 10.1 没有内置模拟器。我将builtInPLL.vhd（Megawizard 的输出）和PLL_tb.vhd（测试台）复制到 ModelSim 项目的目录中。但是当我编译builtInPLL.vhd时，它给出了以下错误消息：
错误：builtInPLL.vhd(39)：未找到库 altera_mf。
错误：builtInPLL.vhd(40): (vcom-1136) 未知标识符“altera_mf”。
builtInPLL.vhd中的相关行：
图书馆altera_mf；
使用 altera_mf.all;
我用谷歌搜索了这些消息，但没有发现任何真正有用的信息。我从中复制了altera_mf.vhd..\eda\sim_lib并使用builtInPLL.vhd对其进行了编译。Modelsim 仍然给了我上面的信息。.dat并且.dbs在工作目录中创建了许多带有后缀的文件。这些是什么？
图书馆在哪里altera_mf？以及如何使用 ModelSim SE 模拟宏功能。
任何帮助将不胜感激。谢谢。
xilinx - Xilinx ISE 与 ModelSim SE Linux 配置
有人可以告诉我如何在 Linux 上使用 ModelSim 配置 Xilinx ISE？由于 ModelSIM 仅适用于 Windows，但有没有办法在 Linux 中进行配置（使用 wine 等）？
vhdl - 如果地址作为内存数组的输入，则获取行号或列号
我是 VHDL 编程的新手。该项目涉及检测内存阵列中的故障。我得到了错误的数据和地址。现在我想获取在内存数组中找到的特定地址的相应行号或列号。在 VHDL 中实现这一点的代码将不胜感激！这是我创建 SRAM 和执行读写操作的简单代码：
vhdl - 测试台多架构
抱歉，我是这个网站的新手，但我已经连续 2 天在寻找答案。
我是 vhdl 的新手，一个作业要求制作一个简单的 16 位 ALU。此 ALU 需要 2 个架构：行为设计和 RTL 设计。就我而言，我有完整的代码。
我想不通的是如何编写一个测试平台，让我可以在 modelsim 中为两种架构运行仿真。我有两个文件（测试台和 ALU）都编译得很好，但是我在模拟中得到错误，说“未初始化的输入端口没有驱动程序”
我不确定要为这个问题显示什么代码，所以我只会向您展示我的 TB 的开头。
我基本上不顾一切地按时完成这项工作。
谢谢。
cygwin - 从 Cygwin 启动 Modelsim？
我正在尝试从 cygwin 启动 Modelsim 模拟器。我可以在 cygwin 中使用 vcom 进行编译，但是当我输入 ./vsim 时，我看到以下内容：
读 C:/modeltech_pe_10.2a/tcl/vsim/pref.tcl
#10.2a
然后什么也没有发生。我能够通过 Windows 命令提示符正确启动 vsim。此外，我很确定我的 cygwin 环境设置正确，因为我可以从 cygwin 启动 windows 计算器。当我尝试中断挂起的进程（Ctrl + C）时，出现以下错误：
** 致命：vish 失去与 vsim 进程的连接。
** 致命：退出 VSIM 许可流程。
vhdl - 弱“H”，模拟中输入双向信号上拉
有没有办法告诉模拟器（我正在使用 Modelsim）在信号不是由任一双向接口驱动时将信号拉到弱“H”？
例如，如果我有一个 I2C 信号 I2C_SDA 被声明为来自 2 个模块的 inout。一个是我的实际 UUT，另一个是测试台。两者都有这样的陈述：
所以两端都是三态的。这在模拟中工作正常，除了线一直是蓝色（'Z'），两端都没有传输。当两端都没有传输时，如何将这条线拉到代码中的“H”？
initialization - 如何初始化 std_logic_vector？
我有这个代码
当我在这个 RAM 模块上运行模拟时，str 向量初始化很好，但 ext 向量保持未初始化。在 RAM 模块中 str 在向量中，而 ext 是在向量中。这是否以某种方式造成问题，有人知道解决方案吗？（从昨天开始我确实改变了来源，但它仍然不起作用）