问题标签 [soc]

我有一台 2010 年的 Goldmaster PD-970 便携式 DVD 播放器，我在找东西时偶然发现了它，因为家里没有其他机器可以读取 CD。我记得用这个玩 NES 游戏，它带有控制器。它有一张 300 游戏 CD，用来像假 Atari 磁带一样互相重复。

金大师 PD-970

它只能读取CD，没有转USB的能力，那一刻我在想，能不能写个程序把CD上的信息转USB。我认为，任何有硬件要处理的机器都可以教一些东西。我记得在上面玩过游戏。

我打开设备内部，然后在互联网上搜索处理器（或控制器），我看到它是一个联发科 SoC，代码为 MT1389DE。我也有服务手册中的数据表，但我不知道在这里分享是否合适，所以如果我得到批准，我可以将它分享给那些愿意提供帮助的人。它有一个嵌入式 8032 微控制器，我找到了用 C 甚至来自 Keil 的 IDE 编译代码的编译器，但是有一个问题，我不知道与控制器通信，因为它是嵌入式的，即使我有一个 HEX 文件.

以前尝试过此类任务或了解这些问题的人可以提供帮助吗？即使您不完全了解它，任何令人回味的东西对我来说都会很有用，因为我在互联网上找不到太多关于如何为此类机器编写程序的信息。

我正在开发 Altera Cyclone V SoC。我正在尝试从我的 SoC 直接写入 FPGA 外设，但是，hwlib 库仅包含函数 alt_write_word，据我所知，该函数在将其写入主存储器之前先写入缓存。在 NIOS II 中，内置函数 IOWR 已经配置了内存，以便 IOWR 函数直接写入 FPGA 外设。所以，我的问题是，当我在使用 SoC 时，如果 hwlib 库不提供这样的功能，我该如何直接写入 FPGA 外设？我需要配置内存类型还是什么？

我正在使用 Cyclone V HPS，我的应用程序文件现在从 SD 卡启动。由于某些原因，我的 SD 卡现在固定在板上，无法从插槽中取出。因此，我正在尝试使用 u-boot 通过串行端口更新我的文件。据我所知，有一个命令名称 loady 可以通过串口从 PC 获取文件（How to send binary flashing file to embedded system with only serial console?）。我现在唯一担心的是，我不知道在传输新文件后我的旧文件会发生什么？新文件会覆盖旧文件还是它们是两个不同的文件？如果它们确实是两个不同的文件，那么有没有办法删除我的旧文件？

我想知道是否有人可以帮助我？我不知道如何表达这个问题，但我基本上是在尝试编写一个程序，从方波输入信号生成方波输出信号，匹配输入信号的占空比和频率。基本上，输出只是复制输入。以图形方式总结我所说的，这是我制作的一张图片：

链接到图表

这不是我的最终目标，但足以让我继续前进。我很难弄清楚如何使用输入。我有一个信号发生器产生输入方波信号，并将其发送到输入引脚。我尝试过以数学方式计算占空比，然后只是尝试将输出分配给一个设置为等于时钟信号每个上升沿上的输入的 reg，但它不起作用。

这是我的代码。它具有生成 1 Hz 信号的额外功能，但这只是从早期学习如何创建 pwm 中得出的。您可以忽略“pwm_reg”和“pwm”输出。“pwm2”输出旨在复制“apwm”输入：

我正在尝试将代码闪存到ESP32-D0WD-V3自定义板上的（修订版 3）。我能够获取设备的芯片 ID 和 MAC 地址。但是代码不闪烁。我收到以下错误消息：

全部，

我正在开发几个具有多个 SOC 的系统。它们通过多种总线或通信方法连接，例如以太网、USB 或 PCIe。

例如，在其中一个上，SOC1 <-> SOC2 使用以太网连接以进行通信。同时，SOC2 <-> SOC3 使用 PCIe 连接进行通信。

现在的问题是：SOC互连有没有通用的软件框架？无论在物理层使用什么，哪个将在 SOC 之间进行 TX/RX 数据？

我的 Cyclone V FPGA 上有一个基于 rsyocto 的正在运行的 linux 系统。它目前有 128 MB 的内存，所以我“只是”想将它升级到 1024 MB。所以我有一个引脚兼容的内存，带有路由到 FPGA 的额外地址线（使用 16 个行地址而不是 13 个）

我认为我已经成功修改了 u-boot 中的设备树，因为它预计它是 1024 MB。但是当 u-boot 运行健全性检查时，这是一个内存测试（在每个地址线的地址处写入 (2^n)，它只找到 128 MB 的内存。（内存测试函数称为 get_ram_size() 并且是从 sdram_gen5.c/altera_gen5_sdram_probe() 调用）

有什么我必须做的才能与完整的记忆进行物理接触吗？

我试图了解它是如何工作的，但几乎所有文档都只是告诉我要采取哪些步骤，因此很难理解如果出现问题该怎么办。

我假设如果地址线被路由，系统会尝试使用它们，但似乎并非如此。我是否需要加载 FPGA 映像才能使 SDRAM 工作，或者它是否足以满足 HPS / u-boot 中的信息？（我可以在没有 FPGA 映像的情况下运行旧的 128MB 系统）。

有什么明显的我失踪了吗？

我正在关注 Hackster.io 上的“开发 Zynq UltraScale+ MPSoC 硬件技术培训课程”，了解我的Ultra96Hello World板上的基本程序。

在 Lab2 结束后，我应该Hello World在 Zynq MPSoC 上启动我的程序。但是，我收到了这个警告：

我正在使用 Ubuntu 并使用 SDK 2018.3。我还使用AES-ACC-U96-JTAG 板通过 MicroUSB 进行接口。那么我该如何解决这个问题？

我知道 GCP 有合规报告管理器，您可以在其中下载报告。我听说您可以记录请求更多信息的支持票，但我只能访问此社区。想知道是否有人要求并收到过桥信。

我有一个带有 7020 处理器的ZTurn-Board，总共有1GB 的 DDR3内存连接到 PS。

由于我必须做的项目的需要，我将从PL中读取总共4*2584=10336个连续的 8 位数据，并且具有非常精确的时序控制（我在每2MHz一次）。

所以我想知道是否可以将我从 PL生成的所有数据存储在DDR3内存中，直到该过程完成，然后，一旦完成，从 PS 通过 UART 或 GBe 将其发送到 PC。如果可以存储所有这些数据，那将是我必须查找信息的 IP？

是否可以将 PL 中的所有数据存储到 1GB DDR3 内存的最大存储完全完成？