问题标签 [soc]

我可以在没有安装任何操作系统的情况下使用英特尔 Galileo 板吗？我的意图是将伽利略板用作“Arduino Uno”板。我知道 Arduino Uno 使用微控制器，而 Galileo 中有一个处理器。但我想知道编写一些 C 语言程序（比如可能带有一些 IDE 的固件），以及是否可以将其加载到 Galileo 并控制一些设备，如 LED 或电机。如果是，请告诉我如何/提供一些 URL，其中提到了一些在 Galileo 上没有操作系统的玩具项目。

我正在使用 SoC FPGA。过去我一直通过轮询来测试一些外设，现在我想处理中断。

我遵循了一些教程，现在我有一个可以检测 IRQ 72 上的中断的驱动程序。问题是我想回复那个 IRQ，我一直在尝试不同的东西，但似乎没有一个工作。

最后一次尝试是关于一个可以执行逻辑部分的 C 程序，我的意思是，当内核告诉它存在中断时，它将执行一些操作。这个程序正在将它的 PID 写入文件，我希望内核读取 PID 以向程序发送 SIGUSR1 信号，然后程序将执行 smth。

内核模块：

程序：

在 ARM 架构下编译良好。实例化 de 模块时的错误：

我相信有更好的方法，我想听听。例如，我也尝试在 IRQ 处理程序上实现逻辑，但是……失败了。

编辑：

我按照@suren99 的建议更改了一些代码，还添加了一些 printk 进行调试，现在我得到了：

我必须补充一点...

为什么这是“-22”？

如果我打印这个，那么答案是：▒▒▒8A▒▒�@

如果放这个，那么指针返回“null”。

我究竟做错了什么？

必须对 Linux 内核驱动程序进行哪些修改以支持（等于）SoC 上的多个设备（myipcore）（在设备树中定义）而不是只支持一个？

在我的应用程序中：只有一个进程会打开相应的/dev/myipcoreX文件！

设备树：

对于每个设备树条目，_probe()都会调用驱动程序的功能。如何动态获取下一个次要编号alloc_chrdev_region()以及如何class_create()仅执行一次？

还是我必须修改设备树？

你看，我正在寻找中心主题......

我正在寻找为自定义 SOC 编写 llvm 后端。问题是它对 dma 数据、缓存操作等有一些非标准的指令。

除了使用内在函数之外，还有其他方法可以为自定义 SOC 开发工具链后端。一般来说，我愿意接受其他可以为我提供程序的高级表示并将其转换为 SOC 指令的方法。

我尝试使用我的主机 PC 连接到一个 digilent ZedBoard，我可以使用 UART 进行连接，但我无法通过 ssh 进入开发板或进一步使用我的主机 PC 互联网连接通过 ZedBoard 访问互联网。

• Zedboard 正在运行：Xillinux distribution for Zynq-7000 EPP
• 主机 PC 正在运行：Ubuntu 16.04

我应该如何设置？

我想在 Cyclone-V 中的 HPS 和 FPGA 之间共享内存。我在 Qsys（Platform Designer）中用 avalon master 和所有东西实例化了“sdram_slave”接口。我想将 SDRAM 中内存的基地址从 HPS 发送到 FPGA，以便 FPGA 可以读取相同的数据。我面临的问题是，HPS 有 1GB SDRAM（即 2^30 - 1073741824 个地址位置），但我的内存地址远大于此（类似于 -3196356160-2^32）。这怎么可能？如何发送我想与 FPGA 共享的内存的正确 base_address，范围在 0 到 2^30 之间？

这是我的代码，

错误 (10482)：keypad.vhd(53) 处的 VHDL 错误：使用了对象“代码”但未声明

错误 (10558)：keypad.vhd(53) 处的 VHDL 错误：无法将模式“out”的正式端口“代码”与表达式相关联

首先，对不起我的英语不好。（）

我正在制作一个由 keypad.vhd & keypad_scan.vhd & d_7seg.vhd keypad_scan.vhd 组成的程序，它正在继续扫描键盘。d_7seg.vhd 仅显示四个 7 段的数字。然后 keypad.vhd 是一个主要部分，就像我按下按钮（0~9）时一样，数字显示在 LSB 7 段上，将前一个数字推到左边。

我不明白为什么它不起作用。这是我的代码。

keypad.vhd

keypad_scan.vhd

d_7seg.vhd

如果您需要更多详细信息，请写评论。我很抱歉我的英语不好。

我正在使用 Eclipse C。当我尝试编译我的程序时出现此错误：

C:\altera\13.0sp1\quartus\bin\cygwin\usr\include\sys\stdio.h(14)：致命错误 C1083：无法打开包含文件：'sys/cdefs.h'：没有这样的文件或目录

我检查了头文件已经包含在路径中并且它确实存在于系统中。当我尝试编译一个简单的 Hello World 程序时，我在头文件中遇到了一堆语法错误。不知道为什么，因为相同的头文件可以在其他软件中使用。也许这两个问题是相关的？

我尝试查找解决方案，但找不到。我使用的是 Windows 10 64 位，我的工具链是“Microsoft Visual C++”。文件本身是 .c

如果有人可以帮助我，我将不胜感激。谢谢！

我正在 Cyclone V SoC（我拥有的唯一 FPGA）上构建一个项目，到目前为止，我只使用 SoC 的 FPGA 端，因为我制作这个项目主要是为了（重新）训练我的VHDL 技能。然而，为了获得最好的结果，我需要做一些相对复杂的计算，这些计算在 FPGA 端是耗时和资源密集型的，但在硬处理器端相对容易。

所以，我想在 HPS 上创建一个简单的从程序，它获取 FPGA 呈现的数据，进行所需的计算，并将结果返回 FPGA。

到目前为止我找到的信息不是很清楚，并且仅从HPS的焦点讲，并使用FPGA为您的程序做一些事情，而不是相反。此外，它总是使用linux。我在 C 和 C++ 方面拥有不错的技能，但几乎没有 0 的 linux 经验，而且我不知道使用操作系统是否会导致响应延迟。

我很想知道是否有关于如何以我想要的方式使用 HPS 的资源。

先感谢您。

额外信息：对于该项目，我想做一些相对时间敏感的三角计算。我知道 CORDIC 函数，但内置工具仍然使用每个函数大约 1300 个 LUT，而且我已经相当受大小限制。

我正在估计TI DM385的HDVICP2的编码和解码性能。SOC 非常老旧，所以 FAE 忽略了我。

我的问题是：如何正确计算 HDVICP2 编码器/解码器的编码/解码性能？

例如：

根据数据表“H264 High Profile Decoder 2.0 on HDVICP2 and Media Controller Based Platform Data Sheet (SPRS839)”的“Table 2 Cycle Information”，我可以找到测试文件“station_p1920x1080_7mbps_IPB_30fps.264”的平均和峰值每秒周期为155.57和 160.63 分开。

如果 HDVICP2 的每次操作只需要一个周期，我可以简单地说，具有相同特性的 1080p60 视频每秒大约需要 2 次周期，因此解码器只能处理一个 1080p60 视频，但无法处理更多 1080p60 视频同时。（如果工作频率为533MHZ，155.57*2=311且小于533）

上述假设正确吗？如果不是，请回答我为什么。非常感谢。