问题标签 [soc]

请指导我如何在 aws 中实现 SOC II 合规性？是只使用他们的服务还是需要其他任何东西？

谢谢你

我有一些在 RTL 模式下运行的 C 代码，我使用CPU I6400C 代码只是从某个子系统读取和写入的简单代码，例如，

我试图写在这个地址：（ 0x001e400000物理地址）所以当CPU执行这个地址时我得到了一个TLB exception因为这个地址是一个映射区域，经过多次研究我喜欢我需要把这个地址从虚拟地址转换为物理地址，我替换这个地址0xffffffffbe400000 (Kseg1)，现在我可以在这个地址中写入一些值，但是当我试图从这个地址（W/R）或另一个地址读取时，我在 KSEG2 上遇到了一个异常，

您知道为什么写入步骤正确通过但读取步骤会产生异常吗？

尝试使用此查询时出现错误。它适用于日志活动的高级搜索选项卡。但是当我将它写入规则向导AQL过滤器查询区域时，它会提示警告。顺便说一句，我从 Sigma Translator 得到了这个查询。AQL no viable alternative at input SELECT

为什么在 AXI lite 协议中没有 tlast 端口？

AXI lite 主要由 AXI-stream 协议组成，但 AXI lite 中没有 tlast 端口。有人可以证明在 AXI-lite 中不包括 tlast 端口的原因是什么。

我正在使用Zynq 702 SoC。它有2个CPU。CPU0 加载了 Petalinux，Cpu1 加载了 FreeRtos，我的 FreeRtos 当前堆大小为 6MB。

RAM 的实际大小是 1GB，在这 512MB 中设置在 Petalinux Kernel 中，其余的没有使用，想完全用于 CPU1。我正在使用 OpenAMP 进行 2 核之间的通信。

我想增加 FreeRtos 的堆大小，以便这个新的堆大小将帮助我们开发更多功能。

是否有人尝试包含 OpenAMP 并加载 CPU1，并且堆栈可以扩展到 > 16MB。

我正在尝试生成一个时钟，它是系统时钟的（3/16）。因此，我决定从系统 clk 生成 3x 时钟，然后从中生成 (1/16)x 时钟。现在，我只能生成 3x 时钟。我通过计算系统时钟的时间段然后每该时间段的 1/6 切换一次 3x 时钟来做到这一点。但是我的模拟永远停滞不前。我没有在forever任何地方使用过该块，我已经检查过了。因此没有时间结构。以下是我正在处理的代码。

我不关心arst我的代码中缺少的信号。eec_clk一旦功能正常，它将被实施。请帮忙？

I am using poky to build a BSP for my DE0-Nano-SoC board. i got the following error. please help me on this.

After using bitbake virtual/bootloader i got these:

I am using poky to build a BSP for my DE0-Nano-SoC board. i got the following error. please help me on this.

After using bitbake virtual/bootloader i got these:

local.conf

bblayers.conf

我正在做一个项目，我将 JTAG 连接到 SOC 并使用 JTAG 调试 SOC 上的映像。该映像还使用在内核初始化期间运行的看门狗计时器运行，并且需要定期重置以防止板被重置。

现在根据我自己的理解，我想知道 JTAG 如何连接到图像并让我们在初始化期间设置断点，而不用担心看门狗定时器。我已经看到该图像在 JTAG 下运行了很长时间，而电路板没有被看门狗复位。

我尝试与团队中的多个人交谈以试图理解这一点，但没有一个解释令人满意。有人可以解释一下JTAG和看门狗定时器到底发生了什么。

我为 ALU 创建了一个 Verilog 文件，该文件具有以下操作：加法、减法、AND 和重置。然后我用 Avalon 内存从接口封装了 ALU，以便 ARM 处理器可以通过 H2F 轻量级桥接器专门访问它。然后在 mmap() 完成后，用户可以选择操作并为 data1 和 data2 输入值。结果将显示在终端上。ALU 中每个寄存器的偏移量为 4 位。这意味着 ALU 中寄存器的基地址有 4 位跨度。

我面临的问题是我似乎无法将值写入 ALU 寄存器（操作码、数据 1、数据 2）。我已经使用 mmap() 函数完成了正确的映射。但是，我得到的结果总是 0。

ALU verilog 代码如下所示。

ALU 然后用 Avalon Memory Mapped 从接口封装，如下面的 verilog 编码所示。

我已经使用 Qsys 添加了自定义 IP，并将 avalon 从机连接到 H2F 轻量级桥接 AXI 主机。

Qsys 互连： Qsys 互连图

Linux 应用程序的 C 编码

输出为ALU 输出

有人可以告诉我我在编码或连接中做错了什么吗？解决这个问题一个月了... IP的寄存器的内存映射是否与没有寄存器的IP不同...或者我需要编写ALU内核驱动程序以便Linux可以识别硬件ALU？

任何建议表示赞赏。

我想从内核空间内的安卓手机中读取 GPS 数据。我想为我的 GPS 编写一个设备驱动程序并通过它请求数据。但与外部设备不同，我找不到 GPS 硬件或安装它的 SOC 的供应商 ID 和设备 ID。有人可以帮助我如何收集编写驱动程序所需的详细信息吗？

谢谢。