问题标签 [quartus]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
vhdl - 无法将 .sof 文件加载到 Cyclone II fpga 板
我是 VHDL 和 FPGA 的新手。我编写了一个示例代码,它执行 EXORa
并将b
其存储在c
. 此代码采用 VHDL 行为架构。我正在使用Quartus 11.1+SP2-2.11
.
我分配了引脚a
to SW0
、b
toSW1
和c
to LEDG0
。一切都在编译,没有错误。我去Tools->Programmer
。我有我的 FPGA RUN mode
。Programmer 中的模式是JTAG
,因此硬件设置是USB-Blaster [PORT 0]
. 当我加载.sof
文件并单击“开始”时,进度显示“失败”。我不知道为什么。
我试图到处搜索,但所有教程或链接都给出了相同的解释。我想几乎没有人遇到过这个问题。我想知道我是否遗漏了什么。我要让我的基础正确!
floating-point - 使用 Altera Quartus II 将 *.vhdl 编译到库中
我正在尝试使用“浮点和定点包”作为我在 VHDL 中的滤波器设计的一部分。我使用 Altera Quartus II 作为开发环境。我从网站下载了文件包:http ://www.vhdl.org/fphdl/ ,现在可以在http://web.archive.org/web/20160305202256/http://www.vhdl.org/fphdl /
在他们的用户指南中,提到了以下内容:
但是,我不完全知道如何使用 Altera Quartus II 工具将提到的 *.vhdl 文件编译到库中。
任何提示将不胜感激。
hardware - Quartus II - Verilog 触发器 ModelSim 错误
我正在用verilog编写一个简单的触发器模块,我正在尝试编写一个顶级模块来实例化我的触发器模块并在ModelSim中对其进行仿真。
下面是我的代码,
当我编译这段代码时它运行良好,但是当我尝试模拟它时,我收到以下错误:
有什么想法或想法吗?
vhdl - 有没有办法让 Quartus II 支持 PAL 设备?
我在学校使用 Galaxy 编写和编译 VHDL 程序,但它只能在 Windows XP 上运行,我没有。
我在我的计算机上安装了 Quartus II(我使用 Ubuntu),但显然不支持 PAL 设备(特别是 GAL22V10D)。它说我可以安装更多设备(工具 > 安装设备),但它询问我设备文件 (.qdz) 的位置,我找不到它。
有谁知道 qdz 文件在哪里,看看我是否可以搜索对 PAL 设备的支持?
或者您知道在 Quartus II 中安装对 PAL 设备支持的其他方式(如果有的话)吗?
谢谢回答。
vhdl - 关于 Quartus 综合运行时间的问题
我正在运行 Quartus II 13.0sp1(64 位)网络版。我曾经在 ModelSim 模拟器中设计我的模块。不幸的是,当我尝试通过 Quartus II 13.0sp1 使用 Altera 套件测试我的程序时。运行程序需要很长时间。除了我的操作系统是 Windows 8,我在我的 MacBook Pro 2.5 GHz i5 上运行它。
这是我的图书馆、实体和一些架构:
我实际上是通过使用函数来运行我的程序,其中一些是不纯的(我是这个问题的原因!)。但是,这是我的函数的调用:
time - 实时仿真 Quartus II 出错
我正在学习如何使用 Quartus II 上的时间仿真来查看电路中的实际延迟,并且发生了错误。这个错误表明我不尊重触发器的保持时间。在逻辑模拟中,电路工作。下来可以看到代码:
和错误:
我在 quartus II web 上使用模型 sim 模拟器
verilog - 错误(10170):文本“输入”附近的文件名处的 Verilog HDL 语法错误;期待“;”
使用 2014 版 Quartus II 软件(网页版),我在编译以下代码时收到错误 10170:
收到错误:
错误 (10170):在 shifter16.v(2) 文本“输入”附近出现 Verilog HDL 语法错误;期待“;”
tcl - Quartus Programmer II TCL flash *.pof 文件
在我的 FPGA 上是否有*.pof
通过 Quartus Programmer 使用 TCL 脚本上传文件的脚本?
最好从命令行,因为我想将它集成到我的自定义软件中。
verilog - 防止编译器优化逻辑
我想产生一个reset
持续很短时间的信号(高电平有效)。我通过以下代码实现了它:
合成为D flip-flop
:
我生成的信号将1
仅用于等于通过OR
门的传播时间的时间。现在我想删除rst_n
信号。但如果我这样做,我会收到以下信息D flip-flop
:
在那种情况下,我的信号永远不会很高。我想出的最简单的解决方法是在和NOT
之间添加 2 个门。不幸的是,我的软件 ( ) 会综合这两个门。Q
CLR
Quartus II
rst_n
tl ; dr - 如何删除reset
正确生成的信号?
vhdl - 错误 (10818): Can't infer register for ... at ... 因为它没有在时钟边沿之外保持它的值
我正在尝试验证四个按钮。当其中一个被推动时,我需要检查相应的 LED 是否亮起。所以,我做了代码,其中一个进程检查哪个按钮被按下,并将值与 LED 的值(亮与否)进行比较。当我想增加控制玩家命中(成功)数量的变量时,就会出现问题。
记住“acertos”是std_logic_vector(3 downto 0) 类型的信号