问题标签 [cadence]

For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.

0 投票
2 回答
104 浏览

ruby - Ruby:类型检查器参数,类似于 Cadence SKILL

在 Cadence SKILL(专有 EDA 语言,基于 LISP 和 SCHEME)中,可以在过程中定义参数类型。
如果给出错误类型的参数,它将出错。请参阅下面的外壳报告:

有没有像 Ruby 那样漂亮的东西?也就是在方法接口定义中,而不是body中,做类型检查?
谢谢。

0 投票
1 回答
1139 浏览

code-coverage - Toggle 未收集覆盖范围

我正在使用覆盖配置文件通过提及“select_coverage -block -expression -toggle -module dut...”来明确收集代​​码覆盖率

不知何故,我无法获得有关该任务的切换覆盖率的任何数字。我什至尝试使用实例名称而不是模块,但它并没有改变任何事情。

这些是我拥有的其他一些设置:

->select_coverage -block -expr -toggle -fsm -module dut...

->set_fsm_scoring -hold_transition

->取消选择覆盖 -remove_empty_instances

->取消选择覆盖-表达式-模块A

->set_implicit_block_scoring -off

->set_expr_coverable_operators -event_or

->set_expr_coverable_statements -all

->set_libcell_scoring

->set_assign_scoring

->set_statement_scoring

->set_parameterized_module_coverage

->set_expr_scoring -结构

->set_toggle_scoring -sv_enum

->选择功能

->set_covergroup -per_instance_default_one

->set_covergroup -optimize_model

有人知道什么可能会阻止收集切换覆盖吗?

0 投票
1 回答
71 浏览

system-verilog - 模拟器中没有覆盖点重量

我已经编写了一个包含覆盖点和交叉点的覆盖收集代码,我不希望某些覆盖点影响收集百分比,所以我在其中使用了 option.weight=0 ,但是当我打开模拟器时,它告诉我权重为 1(默认值)!. 为什么我的零钱没有抓到?

0 投票
1 回答
956 浏览

cadence - 无法启动 Cadence

我正在尝试使用 Centos 6.7 版在我的 linux 计算机上启动 Cadence。我遇到的问题是在我输入 icfb & 在终端上我收到以下错误,它无法让我启动 Cadence。

如果这里有人可以帮助我解决它,我会非常满意。

真挚地,

0 投票
1 回答
1727 浏览

vhdl - Is there a way to specify a library name in Incisive using command line interface?

In Modelsim I can specify a library name to be used, for example:

Is there a way to do this in incisive without manipulating the hdl.var or cds.lib files?. Using -work for NCVHDL requires some prior setup of this files (ie: I get the error "logical library name WORK is bound to a bad library")

0 投票
1 回答
63 浏览

verilog - 如何在 HSPICE 中使用或不使用 Verilog-A 定义 PDF?

我有一个 pdf 函数,它是指数函数除以定积分。我有两个问题:

1) 如何在 HSPICE 中定义自己的 PDF?(我发现 HSPICE 具有高斯分布,但这不是我想要的)

2) 如何在 HSPICE 中求解定积分?

我可以用 Verilog-A 中的模型解决这两个问题吗?

提前致谢!

0 投票
1 回答
175 浏览

ios - 来自 BLE 设备的 Cadence

如何在swift 2中从bLE(蓝牙低功耗)设备获取节奏。我无法为此找到确切的代码。为此调用了委托方法。didUpdateValueForCharacteristic

我有一个 nRF Toolbox 的代码,但它在目标 cswift 3中,但我的项目在swift 2中。我尝试使用桥接头调用目标 c 方法,但它总是返回 0 节奏。

0 投票
1 回答
63 浏览

analog-digital-converter - 为什么混合信号输出仅在 1ns、2ns、3ns ... 变化?

我正在尝试模拟模拟和数字模拟(Cadence Virtuoso 版本 6)

我用verilog代码制作了简单的计数器,并成功检查了数字模拟。但是当我尝试混合信号模拟(Clk 的模拟部分只使用 2 个反相器链 // 重置为数字计数器)时,我发现数字输出仅以 1ns 的多次变化(1ns、2ns、3ns、4ns)

即使我将 Clk 周期设为 100ps,计数器的变化也只有 1ns、2ns、3ns。(在 verilog 模拟中,完全没问题。)

0 投票
0 回答
41 浏览

ethernet - 以太网 eVC:在数据包后注入没有正常 IDLE 的 LPI

我只是想在 GMII 中实现这个场景:

请注意在上面的波形中启动 LPI 的确切时间(数据包结束后没有正常的空闲)。在以太网 eVC(版本 VIPCAT 11.30)中,我无法在可用文档(以及其他任何地方)中找到如何控制在该时间发送的 LPI。它总是在发送 LPI 之前等待一个周期:

知道如何做到这一点vr_enet_seq吗?

0 投票
1 回答
2495 浏览

cadence - 如何使用 Cadence SKILL 在库之间复制单元格列表并重命名参考库

我需要一个 SKILL 脚本来将多个单元格的布局视图从一个库复制到另一个库,而不是重命名参考库。所以我写了一个:)