问题标签 [verilog]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
mips - MIPS 的 Verilog 源代码
谁能告诉我没有管道的简单 MIPS Verilog 代码......它在 FPGA 上的实现？
问候
verilog - Verilog中的DWT（FPGA实现）
可能重复：
Verilog 中的 DWT（FPGA 实现）
谁能告诉我如何为图像的 DWT 编写 verilog 代码并将其转储到 fpga。
verilog - Verilog中的DWT（FPGA实现）
谁能告诉我如何为图像的 DWT 编写 Verilog 代码并下载到 fpga。
实际上我的项目是编写一个verilog代码来执行医学图像的离散小波变换，任何人都可以构建逻辑或者如果有代码可以发给我吗？
我正在使用 xilinx virtex 2 pro..
verilog - $readmem 可以在 Verilog 中合成吗？
我正在尝试在 FPGA 上实现微控制器，我需要为其程序提供 ROM。如果我使用 $readmemb，它会被正确合成到 ROM 中吗？如果不是，那么执行此操作的标准方法是什么？
image - 从 PC 读取图像到 FPGA 并返回
我需要从 PC 读取一个小图像（tif 格式）到 FPGA 套件（ALTERA DE2-70）进行处理，然后将其写回 PC。我不知道如何在 Verilog 中做到这一点？
可以在C中完成吗？如果是这样，我怎样才能结合我的 C/HDL 代码一起工作？
谢谢！
verilog - 是否存在任何开源、完整的系统 verilog 语法？
是否有任何开源的系统 Verilog 语法？我正在寻找 System Verilog，而不是普通的 Verilog 语法。
audio - 从 Verilog 到 VHDL 的 Delta-sigma DAC
下面的代码在 Verilog 中实现了一个 Delta-sigma DAC，来自 Xilinx 应用笔记，我想编写等效的 VHDL 代码。我对 Verilog 一无所知，而且我是 VHDL 的初学者，所以我不得不做出很多猜测，并且可能是初学者的错误（代码如下）。我不确定翻译是否正确，有人可以帮忙吗？
原始 Verilog
我在 VHDL 中的尝试：
verilog - 如何解释 Verilog 中的阻塞与非阻塞分配？
在绘制硬件图时，我对如何解释阻塞和非阻塞分配感到有些困惑。我们是否必须推断非阻塞赋值给我们一个寄存器？那么根据这个说法c <= a+b ，c 将是一个注册权，而不是 a 和 b？
verilog - Verilog linting 工具？
verilog 有哪些好的 linting 工具？我更喜欢可以配置为处理或忽略某些供应商特定原语（如 LUT、PLL 等）的。
我最近尝试了verilator-3.810，但是开箱即用它需要一些关于原语的帮助。
那么你使用什么（linting）工具来处理不那么严格的 verilog 语法？
verilog - Verilog 数组语法
我是 Verilog 的新手，遇到了很多麻烦。例如，我想要一个包含八个单元的数组，每个单元都是 8 位宽。以下不起作用：
既不只是做transitionTable[0] = 10;或transitionTable[0] = 8'h10;任何想法？
（如果它不明显和相关：我想制作一个有限状态机，并在一个数组中指定状态转换，因为这似乎比一个大规模的案例切换更容易。）