问题标签 [intel-fpga]

pollkey()应该每毫秒调用一次，并且tick(&timeloc)应该每秒调用一次，而且我没有线程库。显而易见的方法是使用线程来完成，但现在看来我需要建议如何执行这两个更新。我正在尝试的代码是

但我不认为以上是 100% 正确的。整个程序是

我为延迟创建了子程序，我想我可能不会改变这个：

滴答文件是

它在 1 秒延迟所在的滴答文件中。你能想出更正确的方法来达到结果吗？

我想每毫秒调用一次 pollkey 函数并每秒增加一次时间变量（timeloc）。我认为如果我call pollkey在延迟子例程中添加一个它应该可以工作，为什么它不工作？

上面我用C运行的是

如果它每秒轮询一次，但我想每毫秒轮询一次，我认为我能做到的唯一方法是从 dely 子例程调用 pollkey，但如果我这样做，它就像什么也没发生。你能帮助我吗？我之前问过怎么做，只有在我认为答案应该是更改程序集时才在 C 中得到答案。

如何开发这个算法？

更新

br使用而不是我得到了更好的结果，call所以我必须检查差异。这就是我正在使用的效果更好的方法：

现在唯一的问题是时钟走得太快了。

更新

我想我通过引入一个计数器来解决它，该计数器会在几秒钟内打破模 1000：

我是 Linux 新手，我正在尝试安装 AlteraQuartus 2 WEB 版和 NIOS2 EDS 来使用 Nios2 处理器。

但是，在安装 Quartus 之后，当我尝试执行 jtagconfig 时。

即使在运行 /altera/nios2eds/nios2_command_shell.sh 之后，我也看不到类似下面的内容

1.)[Nios2 EDS] $ 2.) 无法锁链（端口权限不足）

请帮忙，

我想知道为什么我收到错误消息“未解决的包含”stddef.h

背景是这个问题： https ://stackoverflow.com/questions/18754434/altera-de2-hardware-timer-usage 我尝试解决整个硬件中断机制，我现在将其划分为更小的问题以查明它是什么当我从轮询切换到硬件计时器时，使程序不会提前计时。

你认为是什么问题？这个问题与时间没有往前走有什么关系吗？当我进行轮询时，它起作用了：

https://codereview.stackexchange.com/questions/30870/please-review-polling-for-nios-2

现在我想用硬件中断来做这件事，我按照手册做了，但仍然有一些问题希望你能帮助我？

我编写了处理中断的代码，并添加了一个函数，它将做一些“有用的”（计算下一个素数）并且应该处理中断。中断正在工作，但没有从 while 循环中打印计算出的素数，而如果我不尝试打印素数，它正在打印时间。

我认为putchar不能使用它，因为 a）它是用于字符的，我想打印一个 int 和 b）putchar 使用中断，所以我必须以其他方式来做。

当我尝试使用printf("%d",next)它时，它也不起作用，为什么？我应该如何从主循环中打印下一个素数？

该程序是

我对 vhdl 语言很陌生，所以请多多包涵。我刚刚为 1 位加法器编写了 vhdl 代码，但在编写 4 位加法器时遇到了麻烦。这就是我到目前为止所得到的，如果有人能指出我要查找的正确方向，那就太棒了！

VHDL代码：

所以我正在尝试做一个 4 位加法器并且遇到了一个我似乎无法弄清楚的错误。

错误 (10430)：adder1.vhd(3) 处的 VHDL 主要单元声明错误：库“work”中已存在主要单元“Adder1Vhd”

我有一个名为 4 bit adder 的项目，在该项目文件夹中是 Adder1.vhd 的 .vhd 文件。这是我的代码，如果有人可以帮助我解决这个问题，将不胜感激。

Adder4.vhd：

Adder1.vhd（Adder4 项目文件夹内的文件）：

抱歉，我是这个网站的新手，但我已经连续 2 天在寻找答案。

我是 vhdl 的新手，一个作业要求制作一个简单的 16 位 ALU。此 ALU 需要 2 个架构：行为设计和 RTL 设计。就我而言，我有完整的代码。

我想不通的是如何编写一个测试平台，让我可以在 modelsim 中为两种架构运行仿真。我有两个文件（测试台和 ALU）都编译得很好，但是我在模拟中得到错误，说“未初始化的输入端口没有驱动程序”

我不确定要为这个问题显示什么代码，所以我只会向您展示我的 TB 的开头。

我基本上不顾一切地按时完成这项工作。

谢谢。

我想获取作为输入参数传递的 float32 值的整数值，我正在使用 to_integer() 函数。但我在编译步骤中得到错误：

如果我声明一个变量，分配一个值并在 to_integer 函数中使用它可以正常工作。但我需要将用于转换的 float32 值作为参数传递。

我使用 VHDL-2008 支持库 ( http://www.eda.org/fphdl/fpfaq.html ) 和 Altera Quartus II 13.0。

我的代码：

如何将我的实体的 std_logic_vector INPUT 转换为 IEEE 浮点类型，以在我的流程中执行一些操作？我的实体需要接收一个 IEEE Float of A/D 转换器。