问题标签 [hdl]

谁能解释为什么当我们使用'<='而不是'='时这个特定模块不起作用的原因

为了在verilog中使用'<='我们应该确保什么。

初始化数组sbox时，出现语法错误。请帮帮我。

这实际上是 sbox。它显示的错误：

“=”附近：语法错误，意外的“=”，需要 IDENTIFIER 或 TYPE_IDENTIFIER

我正在使用modelsim模拟器

我使用 vi 作为编辑器在 Verilog 中编写了一个模块，现在我想对其进行测试。如果我没有董事会，我有什么选择？我怎样才能给我的模块输入？我在哪里可以看到结果？顺便说一句，我可以访问 VCS。

谢谢你。

这是一个用于说明的示例。在 SystemVerilog 中，它具有数组分配模式和结构分配模式语法。不管这里的 union 构造是打包还是解包，不管它是否可合成，它是赋值模式的有效用法吗？如果是， union 应该是什么值x？

如果不是，是否意味着我必须为解压结构逐个字段指定初始值？

我有以下类型声明：

我想定义空的缓存集常量：

关键是我不知道如何创建数组文字。

一些笔记...

请不要介意我使用两个单独的字段来处理子集中的单词，而我可能对缓存集和子集做同样的事情......关键是我还将为子集中的单词应用数组...

你如何在verilog中将二进制数乘以十？是不是这么简单

升级到 Windows 8，我的 xilinx 正在使用 atm。需要尽快了解规划阶段。

这是 reg 赋值的声明

但是在模块的最后一行，我得到了这个错误，它指向相同的 reg 分配。

谁能帮我解决这个问题，因为我对verilog的整个体验只是一本书:(

我是 Verilog HDL 的初学者，并试图从逻辑图中建模一些模块。如果将两条线输入到与非门，然后再输入另一个反相器，那么理论上这只是一个与门吗？由于所需的输出线位于逆变器的另一侧。可不可能是。

A和B是输入，F是输出。另外，为了将来的知识，我将如何使用 Verilog 实现逆变器？

从今天开始，我正在自学 Verilog HDL 并试图理解。我试图以位形式显示通过逻辑图示例的变量的相反/否定。

我尝试了许多组合来尝试显示否定变量，但我只得到“X”的输出。

这里有几个问题，请耐心等待，感谢您抽出宝贵时间阅读本文...

我最近编写了一个 SPI 主机，并对其进行了全面模拟以确保它按预期工作。从这里我想在另一个设计中使用它，我已经设置了一个 7 段显示组件来获取从 SPI 总线上的 ADC 接收到的值，但是我想我已经把自己搞糊涂了观点。

我需要向 SPI 主机发送一个带有其他参数的脉冲来启动传输，并等待一个忙信号被取消断言，然后我才能发送其他任何东西。我不确定在新设计中实现 SPI 主控的最佳方式。

我会在设计中将其用作组件吗？有没有更好的办法？

如果它必须是一个组件，有什么方法可以将它设置为直接从该组件输出到引脚，而不是我必须映射到顶层设计中的新输入/输出？

比如我有SCLK、MOSI、MISO、CS；我可以不只是让它们直接输出而不必通过顶层映射吗？似乎它会简化顶层并使其不那么笨重。

另外，是否可以设置一个函数来只说“通过 SPI 发送此数据，然后返回收到的内容”？

我仍在思考如何将这些东西放在一起，因此非常感谢帮助/示例。似乎所有可用的示例/教程都基于使用两个半加器、逻辑门等，只有在它们如此简单时才有帮助。

编辑：我的 SPI Master 的实体