问题标签 [lattice-diamond]

我正在创建一个 Alu，这是我的代码。

但我收到此消息错误：

@A: BN321 |在网络 O[0] 上找到多个驱动程序（在视图中：work.alu(arc_alu12)）；如果一个驱动器是常数（真或假），请使用 Resolve Mixed Drivers 选项将网络连接到 VCC 或 GND。

连接1：方向是（输出）pin:s inst:sss.FA1.ss1 of work.semisumador(syn_black_box)

连接 2：方向为（输出） pin:Q[0] inst:selector.sr[0] of PrimLib.latr(prim)

错误 - BN314 :"e:\lscc\diamond\3.12\bin\nt64\alucode.vhd":6:7:6:9|Net O[0] (in view: work.alu(arc_alu12)) 有多个驱动程序

我想编写一个 machxO2 CPLD。内核中有一个名为“machxo2-spi”的驱动程序。该驱动程序包含有关如何对 machxO2 进行编程的逻辑。

我成功地加载了它和一切。我尝试使用驱动程序进行编程，我可以看到 SPI 总线上的数据。但我不知道我必须向 machxO2 发送什么数据。我尝试过比特流、jedec 和其他一些二进制格式。有谁知道 machxO2 期望其 SPI 闪存的输入是什么？

在 Lattice Diamond 3.12 中合成我的设计时，出现以下错误

有没有人遇到过类似的问题？

我有一些简单的代码，试图用来测试我的评估板 LFE5UM5G-85F-EVN 的时钟和编程：

我正在使用通用按钮来切换通用 LED。模拟也按预期运行。

我选择了引脚 A10，它是 12Mhz 振荡器输出作为我的时钟，但我没有得到任何行为（我always@(*)之前使用过一个简单的方法）。

我觉得我错过了一个巨大的步骤。有任何想法吗？

我正在创建一个基于 Lattice Mach Xo2 和 Lattice Diamond 的项目。我阅读了文档，但我仍然对内部时钟的使用感到困惑。我想使用 133 MHz 内部时钟。

在互联网上找到的示例导致了这个基本代码：

在电子表格视图 > Timing Preference 中配置时钟：osc_int_c 为 133 MHz。我的配置

但我发现了这个错误：

错误 - osc_int_c 不匹配设计中的时钟网络。

我认为我的时钟声明完全错误，但我不明白该怎么做。Lattice Diamond 中的时钟配置是否可以用于我的顶级输入？我没有外部石英。

我们正在尝试使用 Lattice Crosslink FPGA 模拟 MIPI 连接。我们使用清晰度设计器生成了 MIPI-Rx 模块。该模块使用了一个名为 MIPIDPHYA 的组件，模拟器 (ModelSim) 找不到该组件。

据我了解，必须为 ModelSim 预编译所有库，您可以从 Latiice Diamond 执行以下操作：

你可以在 Modelsim 中使用-L lib. 这适用于除 MIPIDPHYA 之外的所有模块。在这里 [1] 我找到了问题的解决方案（或部分解决方案）：也需要编译 lifmd 黑盒模块。但是这样做并不能解决问题，仍然没有找到 MIPIDPHYA。它确实显示在库概述中，但我仍然不知道如何链接到它。

所以我的问题是：如何编译 lifmd 黑盒库以及如何在 ModelSim 中链接它们？

[1] https://www.latticesemi.com/support/answerdatabase/5/8/6/5866

我正在尝试为 Lattice ECP5 FPGA 模拟 SerDes，但在 ModelSim 中链接正确的库时遇到问题。错误信息：

运行模拟的命令是：

显然 ModelSim 找不到 DCUA 黑盒模块。它应该在ecp5u库中并显示在库概述中。有谁知道如何链接 ECP5 的黑盒模块？

编辑： Libs 已在 Lattice-Diamond 中使用：

我是 TinyFPGA 的新手，所以我需要一点帮助！我正在为传感器和执行器开发一个 Tiny FPGA 项目，其中每个 tinyFPGA 提供一个 8 位数字传感器输入，以及一个具有不同操作模式（开/关、PWM 和脉冲）的 4 个执行器输出——它们在使用 WS2811 像素“协议的环，并被 ESP32 拦截。我已经成功构建了一个相当不错的系统模拟测试台，它成功地验证了 RTL 级别的 3 个互连设计实例（使用我全新的 RYZEN 需要 4 小时才能完成） 7 台机器:-). 接下来我要做的是进行布线后仿真以验证时序-在这里我卡住了。我正在使用 Lattice Diamond 和“内置”ModelSim。我希望所有的测试台逻辑都被 RTL 模拟，而实际的 FPGA 设计实例被后路由/时间模拟。Lattice Diamond 生成的 modelsim 的 .mdo 脚本如下所示：

其中“genericIOSatelite_impl1_vo.vo”是我的布线和布局 FPGA 设计，“genericIOSatelite_TB.v”是我的测试平台，“genericIOSatelite_impl1_vo.sdf”是我的 FPGA 设计的时序数据库，“/genericIOSatelite_TB/DUT0”是三个测试平台实例之一FPGA 设计（最终我希望所有三个都用时序进行仿真，但当时有一个问题）。

现在我收到以下错误：...</p>

还有100多个这样的错误......但是当我看到第一个错误时：“未能找到实例'SLICE_303'”我不明白这个问题，我可以清楚地看到“genericIOSatelite_impl1_vo中的'SLICE_303'实例。 sdf”和“genericIOSatelite_impl1_vo.vo”：

“genericIOSatelite_impl1_vo.sdf”：

“genericIOSatelite_impl1_vo.vo”：

我非常想得到一个关于我在这里做错了什么的建议，使用具有 133 MHZ 频率的内置 OSCH，以及 7ns 的周期时间.

最好的问候/乔纳斯

我在为Mico8 处理器编写 ac 程序时收到以下错误消息，它只允许相对跳转（第 14 页）：

我的解释relocation truncated to fit: R_LM8_12_PCREL是链接器试图将真实的跳转地址放入操作码中，该地址大于允许的signed offset (+2047/-2048).

我的代码由主例程中的两个独立部分组成：

1. 等待一个字节通过 UART 到达，在一个时间窗口内收集两个字节，然后对其进行解码并执行一些操作
2. 等待按钮被按下，等待一段时间然后解码按下的按钮并执行相应的操作（使用 FSM）

编码：

是否有一种编码风格可以绕过大型程序中只能使用相对跳转的限制。使用标签和 goto 操作是否可行？

在 Lattice Diamond FPGA 综合工具中，引脚布局是通过 LPF（扩展名 .lpf）文件指定的。

但是，一次只能激活一个 LPF 文件。

是否可以通过活动 LPF 文件包含另一个 LPF 文件，因此 LPF 文件配置可以拆分为多个文件？