问题标签 [active-hdl]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
32 问题
0
投票
0
回答
65
浏览
vhdl - 在有限状态机中将行为模型转换为 VHDL 代码的数据流模型
此 VHDL 代码没有任何错误。但是，我需要知道如何将有限状态机（011-非重叠）的这种行为模型 VHDL 代码转换为数据流模型 VHDL 代码（将行为模型转换为数据流模型）。
0
投票
1
回答
37
浏览
verilog - 为什么模块没有相互连接？
我必须在Active HDL 12中进行Verilog编码，但我不知道为什么三个模块在顶部模块中没有相互连接。
顶部模块`timescale 1 ns / 1 ps
And模块
Or模块
Xor模块
在输出中，我根本看不到答案。