问题标签 [parallella]

https://fbcdn-sphotos-ha.akamaihd.net/hphotos-ak-xpf1/v/t34.0-12/10552001_889617264385887_1227118886_n.jpg?oh=427fdd64a4b7ff8f15436138ee891c12&oe=53CB7A3D& gda =1405839405_dca202c38f41ec98c45bad334e57ad6b

我想运行这两个run.sh文件

我对Linux真的很陌生，所以有人可以为我拼出这个。我知道我必须进入其中一个目录并说

有人可以帮我吗

会不会是这样的：

?

(Sorry if I phrased the question incorrectly)

I am running some applications on a 16-core Parallella board and I was wondering if there was a way to calculate the amount of time taken by the slowest core?

I think that if I add the user + sys times, I will get the sum of the execution times for all the cores, correct?

These are some of the results:

我正在使用 Vivado 运行我的 Verilog 代码。即使我在运行综合和实现时没有看到任何错误，也无法构建比特流。

这是我得到的错误：

错误：[Drc 23-20] 违反规则 (NSTD-1) 未指定 I/O 标准 - 12 个逻辑端口中有 12 个使用 I/O 标准 (IOSTANDARD) 值“DEFAULT”，而不是用户分配的特定值。这可能会导致 I/O 争用或与电路板电源或连接不兼容，从而影响性能、信号完整性，或者在极端情况下会损坏设备或其连接的组件。

这也表明：

要更正此违规，请指定所有 I/O 标准。除非所有逻辑端口都定义了用户指定的 I/O 标准值，否则此设计将无法生成比特流。要允许使用未指定的 I/O 标准值（不推荐）创建比特流，请使用以下命令：

注意：使用 Vivado Runs 基础架构（例如，launch_runs Tcl 命令）时，将此命令添加到 .tcl 文件中，并将该文件添加为实现运行的 write_bitstream 步骤的预挂钩。

这归结为如何Tcl使用 Vivado 编写脚本？我将建议的命令添加到 tcl 控制台，但仍然出现相同的错误。

我最近开始尝试使用 FPGA。在研究网络上的东西时，我注意到在几个地方设计可能会使用多个速度完全相同的独立 PLL 时钟。这是为什么？

我将举一个例子是这个站点：Parallella Linux Quick Start

它们的 FCLK_CLK1 和 FCLK_CLK2 都在 200MHz。为什么建议这样做，而不是两者都使用 200MHz 的单个时钟？是否只是习惯性地给每个主要组件自己的时钟，即使它是相同的？还是我错过了什么？

我想连接我的 Pi 和 Parallella，这样 Pi 就在 GPU 端，而 Parallella 堆栈由第三个 Parallella 控制

我认为最好的方法是通过 FPGA。这是可能的并且是一个好方法吗？

另外我应该使用什么结构以及我应该如何开始实施它？

我对 VHDL 和 Verilog 知之甚少，不想使用付费软件。

我渴望学习并且有很多时间去做，所以没有“简单但糟糕的解决方案”。

完成后我将在 Git 上加载项目

我正在尝试对FPGA进行编程并通过parallella内部xc7z020-clg400-1 zynq芯片中的SD卡启动，我不知道问题出在哪里，我已经进行了vivado设计，生成比特流，创建了FSBL项目，对于 u-boot，我只需下载这个https://github.com/parallella/parallella-flash/blob/master/u-boot.elf，（也许我应该构建 u-boot？）

这是 bash 终端

它停在那里

问题出在哪里？

我正在尝试在运行 Arch Linux ARM 的 Parallella Board 上构建 Epiphany SDK。

我从http://os.archlinuxarm.org/os/ArchLinuxARM-parallella-latest.tar.gz获得了 Arch Linux ARM 映像，但还有另一个与 Xilinx 相关的映像http://os.archlinuxarm.org/os/ xilinx/ArchLinuxARM-2015.10-parallella-rootfs.tar.gz。创建 SD 卡不是问题。此外，我安装了 Epiphany SDK，如下所示https://github.com/adapteva/epiphany-sdk/wiki/Building-the-SDK，它也可以运行。

从示例中构建应用程序会运行，但是当我执行“run.sh”时，整个系统会挂起，我必须关闭/打开电源才能再次获得 SSH-Access。

有没有人使用 Arch Linux ARM 在 Parallella 上运行 eSDK，可以给我一些提示或指出我必须提供什么来解决这个问题？

感谢您的时间和最好的问候，

贝费多

我正在尝试测试一个技术堆栈，该堆栈将利用一组并行板作为数据中心设备。我的计划是使用 Mesos 和 Docker，这似乎完全可行。我的问题是指 Parallella 本身的 16 核 Epiphany 芯片。根据 Adapteva 提供的文档，“Epiphany 最适合用作大规模并行自主应用特定处理器。” 所以基本上，我是否需要编写一个自定义任务服务来允许 Mesos 使用 Epiphany 核心，或者 Mesos 可以自己“发现” Epiphany？

PS：我知道 Parallella 并不典型地使用数据中心设备，但我的特定用例需要紧凑的外形尺寸和极低的功耗。

我在parallella board 上成功实现了“[accelerator in 15 minutes]” 1 。现在我需要从 pl 向 ps 发送一个中断。所以我把它连接到 Zynq 处理系统的 IRQ_F2P。

现在，我怎样才能在arm处理器中获得这个中断？

使用 JTAG 的“XILINX SDK”工具的常用中断示例。但在 parallella 中，我没有 JTAG。（我正在将程序处理到 SD 卡并使用 Ubuntu 从 SD 卡执行它）。因此，欢迎提出任何建议。

所以对于parallella，我尝试使用Xilinx SDK，但是头文件正在创建一个错误。我还有一个疑问是“是否可以使用sdk工具创建一个bsp并将其复制到sd卡中然后让它运行平行板。它会工作吗？ 如果没有，我们如何在 arm 处理器中获得这个中断，因为所有示例都使用 Xilinx 头文件，如“xparameters.h、xil_printf.h、xcugic.h 等”，这些都连接到许多其他赛灵思功能。

我想将外部按钮添加到 Parallella 的 GPIO 引脚。像用户对 Raspberry pi 板所做的那样连接按钮是否正确？ 在此处输入图像描述

如果它工作正常，我应该使用什么电阻？如果不正确，我应该按照什么原理图将按钮连接到其中一个 GPIO？