我正在使用 Vivado 运行我的 Verilog 代码。即使我在运行综合和实现时没有看到任何错误,也无法构建比特流。
这是我得到的错误:
错误:[Drc 23-20] 违反规则 (NSTD-1) 未指定 I/O 标准 - 12 个逻辑端口中有 12 个使用 I/O 标准 (IOSTANDARD) 值“DEFAULT”,而不是用户分配的特定值。这可能会导致 I/O 争用或与电路板电源或连接不兼容,从而影响性能、信号完整性,或者在极端情况下会损坏设备或其连接的组件。
这也表明:
要更正此违规,请指定所有 I/O 标准。除非所有逻辑端口都定义了用户指定的 I/O 标准值,否则此设计将无法生成比特流。要允许使用未指定的 I/O 标准值(不推荐)创建比特流,请使用以下命令:
set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
注意:使用 Vivado Runs 基础架构(例如,launch_runs Tcl 命令)时,将此命令添加到 .tcl 文件中,并将该文件添加为实现运行的 write_bitstream 步骤的预挂钩。
这归结为如何Tcl
使用 Vivado 编写脚本?我将建议的命令添加到 tcl 控制台,但仍然出现相同的错误。