performance - 通过 FPGA 和 1/0 引脚连接 Parallela 板堆栈和 rPI

Question

我想连接我的 Pi 和 Parallella，这样 Pi 就在 GPU 端，而 Parallella 堆栈由第三个 Parallella 控制

我认为最好的方法是通过 FPGA。这是可能的并且是一个好方法吗？

另外我应该使用什么结构以及我应该如何开始实施它？

我对 VHDL 和 Verilog 知之甚少，不想使用付费软件。

我渴望学习并且有很多时间去做，所以没有“简单但糟糕的解决方案”。

完成后我将在 Git 上加载项目

Answer 1

该解决方案取决于带宽和延迟要求。没错，FPGA 提供了最大的带宽和最低的延迟。但是，你真的需要这么好的性能吗？也许 USB 或以太网连接就足够了。

对于 FPGA 解决方案，将辅助 pi 和 parallella 视为主 pi 的两个外设，并为它们分配不同的地址空间。三个设备之间的通信基于主 pi 发起的轮询。FPGA 应将数据/地址总线上的信号传递给具有兼容 I/O 时序的两个外设。外围设备将 FPGA 视为 RAM，并应尽最大努力聆听任何数据/控制。如果外设不能实时响应，FPGA 应该缓冲数据/控制信号。

总的来说，这是一项非常艰巨的工作。如果 FPGA 解决方案有效，我想查看源代码。