0

我有与 DC 编译器 Synopsys 相关的问题。在合成单元放置在端口附近时是否有任何限制。我不想使用固定位置。我在想,一些单元格对于放置在端口附近非常重要,但我不想使用固定单元格或任何具有固定坐标的约束......

4

0 回答 0