verilog - 检查电路是否有错误

Question

这可能是一个非常简单但有点长的问题，我将不胜感激所有的帮助！
这是我们所拥有的：一张 FPGA 卡（准确地说是 Spartan-3e）——8 个开关、8 个 LED 和一个非常简单的 Verilog 代码：

module Lab1_1(
    input [7:0] sw,
    output [7:0] ld
    );
    assign ld = sw;
endmodule

这将开关连接到 LED，因此当 sw[0] 为 1 时，ld[0] 也为 1（或至少打算为 1），等等。

对此的练习（缩写并翻译成英文）：
“我们假设我们的 PCB 中存在以下类型的错误：
- 信号未传输（导体撕裂）
- 信号卡在 0 或 1
- 任何两个或更多相邻信号短路（非相邻信号不可能！）

对于这些类型的错误，我们需要多少和什么样的测试向量来确保检查是全面的？（我们最多有 256 个测试向量，这似乎有点太多了。）”

我将非常感谢任何可以帮助我理解问题或我应该从解决方案开始的方式！:)

score 1 · Accepted Answer

信号未传输（导体撕裂）

所有信号都必须在 0 和 1 状态下运行。

信号卡在 0 或 1

1 -> 0 -> 1或者0 -> 1 -> 0必须对所有位进行转换

任何两个或更多相邻信号都会短路（非相邻信号不可能！）

您知道在 FPGA 上布线后哪些网络可能是相邻的吗？在这种情况下：所有相邻信号必须在互补0 -> 1 -> 0和1 -> 0 -> 1状态下运行。IE'hAA -> 'h55 -> 'hAA

短路检查还需要您在测试期间监控电流消耗。

但请注意，我认为不能保证 RTL 中相邻的位是路由 FPGA 中的相邻位。

1 回答 1