verilog - 是否应该忽略 Xilinx 中的 Xst 646 警告？

Question

在我的代码中，我必须使用一些寄存器来存储一些值，以便在代码中做出决策。它们不直接从输入线获取值。现在，我越来越...

信号已分配但从未使用过。这个未连接的信号将在优化过程中被修剪。

我应该忽略这个警告吗？我的模拟工作正常。

Answer 1

简短的回答是：不，你不应该。长答案是（通常）“这取决于”。

被检测为未使用的分配信号可能意味着您忘记连接模块的端口，或者您拼错了信号名称。在这些情况下，您的设计很可能不会按预期运行。

另一方面，有一种结构通常会导致此警告：寄存器定义为 N 位的情况，尽管实际上只使用了其中的一些（例如，设备中的 8 位控制寄存器） ，其中仅使用位 0）。在这种情况下，可以安全地忽略警告。您的模拟不会受此影响。

因此，只需问问自己，该特定信号是否应该被设计中的任何其他部分使用（读取）。