我使用 VHDL 编写了一个简单的 D 型触发器，并在 Xilinx ISE 中对其进行了综合。我希望指定设置和保持时间。在我的用户约束文件中，我放了一行：
TIMEGRP "D" 偏移 = 在 "clk" 上升之前 10 ns 有效 10 ns；
我是否认为这要求输入 D 在时钟上升沿之前最长 10ns 有效，并且必须在最长 10ns 内保持不变？那么在这种情况下，建立时间是 10ns，保持时间是 0ns？
谢谢。
我使用 VHDL 编写了一个简单的 D 型触发器，并在 Xilinx ISE 中对其进行了综合。我希望指定设置和保持时间。在我的用户约束文件中，我放了一行：
TIMEGRP "D" 偏移 = 在 "clk" 上升之前 10 ns 有效 10 ns；
我是否认为这要求输入 D 在时钟上升沿之前最长 10ns 有效，并且必须在最长 10ns 内保持不变？那么在这种情况下，建立时间是 10ns，保持时间是 0ns？
谢谢。