问题标签 [riscv]

我想用zedboard做一个多核。我对此有 2 个问题。

1. 我在 rocket-chip/src/main/scala/Configs.scala 中将变量“NTILES”更改为 2，以实现多核系统。

2. 如果我制作多核，我该如何确认？我尝试使用 fork 和后台执行来检查修改后的系统，但我收到如下图所示的错误消息。并且 pthreads 无法编译。我想知道确认多核系统的方法。

另外，如果您对为 Rocketchip 制作多核有任何想法，请告诉我诀窍。谢谢。

几天前我已经开始使用 risc-v，但昨天我遇到了问题。问题如下：

例如，我想为 RV32I 基本整数指令集编译代码，并且我也想添加“M”标准扩展。

当我编译 C 代码时，我使用以下命令

现在，例如，如果我想查看汇编代码，我使用

现在，如果我探索转储文件 "Program.dump" 。我注意到有时会出现汇编指令：

在许多其他情况下。

如果我在第 52 页看到“RISC-V 指令集手册，第一卷：用户级 ISA，版本 2.0”，我观察到 fsw 指令属于 RV32F 标准扩展，而 sd 指令属于 RV64I。

出于这个原因，我很困惑我不知道我的问题是否是我编译不好。

我的问题是：如何仅为 RV32I 基本整数指令和扩展 M 编译 C 代码？

我正在使用 RISC-V Rocket 芯片。我添加了一些我自己的信号和逻辑，并希望查看 Rocket 芯片中现有信号的值，这些信号尚未显示在 VCD 波形中。如何将这些信号转储到 VCD 文件中？

如何在 RISC-V Rocket 芯片中包含/删除 L2 缓存？我需要在火箭芯片的配置文件中进行更改吗？

我想用 riscv-tools 的 riscv64-unknown-linux-gnu-gcc 交叉编译自定义python 。我尝试交叉编译由riscv-poky修补的 Python-2.7.9 ，并得到以下错误：

任何人都可以帮助解决这个问题吗？

我想在当前版本的 Rocket 芯片的两个缓存的缓存行中包含标志。这些标志将与内存地址的数据一起加载/存储。lowRISC ( http://www.lowrisc.org/ ) 开发人员也做过类似的事情。然而，它们将加载/存储标志和数据作为单独的指令访问（即存储/加载标志指令和存储/加载数据的现有指令），并且它们的架构设计是从火箭芯片的旧版本分叉出来的，而火箭-从那时起，芯片源代码发生了显着变化。

就我而言，不知何故，标志没有得到正确传播。需要哪些步骤来增加缓存行大小、将标志位传播到缓存、存储/加载标志位 + 数据、确保缓存之间的正确通信等？

您能否让我知道要修改的文件以合并这些文件。

我们在编译代码（不是用 C/C++ 编写）后生成了目标文件。是否可以从此目标文件生成等效的 RISC-V 代码？如果是这样，怎么做？

我想在 ZedBoard 上启动 riscv-poky 的 linux。

我已在 conf/local.conf 中将 MACHINE 更改为 riscv64，并通过bitbake core-image-riscv. 之后，我检查了 linux 是否在通过runspike riscv64.

顺便说一句，当我在 ZedBoard 上使用相同的 vmlinux 和 rootfs 启动 linux 时，打印 RISCV 徽标后它没有运行。命令如下：

我们是印度工程学院的本科计算机工程专业学生。作为我们主要项目的一部分，我们的指南指示我们使用 RISC-V Rocket 处理器构建多核 ISA。

几年前，我们在计算机体系结构中开设了关于基本门、加法器、乘法算法等的入门课程。目前我们已经开始学习 Chisel，并在 RISC-V 网站上阅读了一些 ISA 规范。我们有整个学术会议（持续到 16 年 4 月）来完成这个项目。

请告知如何进一步进行。

我想在启动 Linux 时保留一部分物理内存。常见的内核参数应该是“mem=51M memmap=512M$512M”。如何为 Spike 的内核指定这些参数？

我的 Spike 执行命令是：

我试过了

它们都不起作用。

如果我做

无法打开 ELF 程序：./linux-3.14.33/vmlinux mem=512M memmap=512M12M！