问题标签 [digital-logic]

我有一个状态机图，但它没有任何输出。我怎么知道输出？

考虑一个用于将两个 n 位数相乘的数组乘法器。如果电路中的每个门都有单位延迟，则乘法器的总延迟为 ?

1. θ(1)
2. Θ(log)
3. θ(n)
4. Θ(n^2)

嗨，我正在尝试通过 ispLEVER 从 vhdl 文件创建一个 .jed 文件，当我尝试创建熔断器映射并且名为 le 的 1 位端口无法分配给引脚 23（GAL22V10-15LP 有 24引脚）

这是我的 vhdl 代码

出现的错误是： Input file: 'untitled.tt2' Device 'p22v10g' Note 4068: Signal le cannot be assigned (to pin 23) because the register type of 'le' pin 23 is invalid.

设计不适合

散客完成。时间：1秒。

完成：失败，退出代码：0001

编辑我已将文件添加到所有状态，但现在它向我显示另一个错误这是代码

错误是：注 4059：信号 le 无法分配（到引脚 23），因为输出 le 引脚 23 的术语太多。注 4068：信号 le 无法分配（到引脚 23），因为寄存器类型为 'le ' 引脚 23 无效。

假设“a”和“y”是具有 std_logic_vector (7 downto 0) 数据类型的 8 位信号。如果信号被解释为无符号数，则下面的赋值语句执行 / 8。说明。y <= “000” & a(7 down to 3); 这个问题在 RTL 硬件设计第 3 章问题 3.6 中。我有这个问题的答案，那就是通过向右移动三倍到任何二进制值都可以被 8 整除，但我不知道如何.? 谁能解释一下。？

我有一个真正的全加器表。现在我想完成加法器，以便它也可以用于减法（带有溢出指示器）。（OF = XYS'+ X'Y's）

cout = xy + xc + yc s = x'y'c+ x'yc'+ xy'c'+ xyc

我在想真正的减法表是这样的：

这张桌子对吗？

或者我需要使用这个

这个真实的表格是否正确，功能（of = overflow）OF = XYS'+ X'Y's
How to make AU for this one？需要帮助lz

我正在尝试为我在 Orcad 中实现的 BCD 华莱士树乘法器的乘法阶段创建一个参数化电路。我遇到的麻烦是我需要计算 BCD 乘法产生的每两位数字将占据的位位置。这是我的代码：

在上面的代码中，numPrev(i + j) 需要返回一个像这样计算的值

感谢@Morgan的帮助，我创建了以下函数；该逻辑旨在向上和向下计数一种从 1 上升到 N 并返回到 1 的值的三角形。

我怎样才能实现这个功能？如果需要，我可以使用 SystemVerilog 构造。

这句话被认为是正确的：给定任何自补码的十进制代码方案，如果我们知道数字 283 的代码，那么我们可以推断出 671 的代码。

我想知道为什么。我将 Excess-3 BCD 作为自补码：

所以 283 = 0101 1011 0110 。

671 = 1001 1010 0011
那么为什么像 283-ex3 这样的语句不是 671-ex3 的 1s 补码呢？

接下来Encoder，bigger数字的优先级更大。如果初始状态是0，经过多少clock pulse，Q after being 1，改变状态到zero。

我的教授，说（3），为什么？

我的 TA 解决了这个问题，Prime Implicant (PI) 数

是 7，基本 PI (EPI) 的数量是 1。这将如何计算？我认为这是错误的。任何想法？

我的解决方案是：

我遇到了一个问题：

在带有微程序控制电路的数字系统中，共有不同的操作32 signal模式450。如果micro-programmed memory包含1K微指令，通过使用Nano memory，从微程序存储器中减少了多少位？

我在笔记中读到，这(1)是真的，但我不明白我们是如何得到这个的？

编辑：微指令存储在微存储器（控制存储器）中。一组微指令有可能在一个微程序中出现多次。因此需要更多的内存空间。通过使用纳米内存，当一组微操作在一个微程序中发生多次时，我们可以显着节省内存。请参阅纳米技术参考：